一种连续时间型Delta-Sigma调制器
    1.
    发明公开

    公开(公告)号:CN118764032A

    公开(公告)日:2024-10-11

    申请号:CN202410983363.5

    申请日:2024-07-22

    IPC分类号: H03M3/00 H03K19/20

    摘要: 本申请公开了一种连续时间型Delta‑Sigma调制器,包括:积分器模块、量化器模块、DEM模块和DAC模块,积分器模块处理的信号送入量化器模块进行量化,量化器在量化后输出8位温度计控制码,温度计控制码输入DEM模块后在多级交换单元处理下进行置乱,置乱处理后的温度计控制码输出至四级反馈DAC控制其反馈电流;本发明通过DEM技术,即动态单元匹配技术,对DAC的失配进行整形,通过对控制DAC的信号进行处理从而改善其失配,综合考虑了功耗、面积和速度等方面,采用一阶整形的DEM技术对DAC的失配进行消除,有效地降低了反馈DAC的非线性失真,相较于其他技术成本更低,降低了电路的开销。

    一种BiCMOS电流型基准电路

    公开(公告)号:CN102841629B

    公开(公告)日:2014-07-30

    申请号:CN201210349381.5

    申请日:2012-09-19

    IPC分类号: G05F3/26

    CPC分类号: H03K3/01 G05F3/30

    摘要: 本发明公开了一种BiCMOS电流型基准电路,包括基准核电路、启动电路和基准电流输出电路;其中基准核电路由三部分组成:电流镜电路、正温度系数电流产生电路、负温度系数电流产生电路;电流镜电路用于产生匹配的支路电流,正温度系数电流与负温度系数电流按一定的比例相加得常温下温度系数为零的基准电流;启动电路,用于上电时启动基准核电路;基准电流输出电路,用于把基准核电路产生的基准电流成比例的输出,相比传统的电压型基准电路,本发明因为采用电流传输的方法,具有不受电源网络直流压降的影响,传输损耗小,匹配性好、温度稳定性好,芯片占用面积小,开机自启动等优点,特别适用于模数/数模转换器对参考信号要求十分苛刻的场合。

    流水线A/D转换器中缩短参考建立时间的电荷补充电路

    公开(公告)号:CN103199863A

    公开(公告)日:2013-07-10

    申请号:CN201310144905.1

    申请日:2013-04-24

    IPC分类号: H03M1/12

    摘要: 本发明涉及一种流水线A/D转换器中缩短参考建立时间的电荷补充电路,它包括一个比较器Q1、两个PMOS管PM1、PM2、一个金属电容Cb。本发明电路的方案在于,当输入幅度小于满幅度一半的时候,用预先存储在金属电容上的大电荷来补充采样电容需求的电荷,使基准电压更小的偏离工作电压,从而缩短参考电压恢复工作电压的时间,达到缩短参考电压建立时间的作用,进而提高流水线A/D转换器的转换速度。运用本发明的参考电路的建立时间比常规参考电路的建立时间缩短49%以上。它主要应用于低功耗高速高精度流水线A/D转换器领域。

    低压输入缓冲器电路
    6.
    发明授权

    公开(公告)号:CN102035535B

    公开(公告)日:2012-11-07

    申请号:CN201010527192.3

    申请日:2010-11-02

    IPC分类号: H03K19/0185

    摘要: 本发明涉及一种低压输入缓冲器电路,它包括一个主缓冲单元和一个辅助缓冲单元。与常规低压输入缓冲器电路相比,它具有以下特点:1)由于消除了输入管M1、M2的体效应影响,本发明电路的输出电压幅度下降仅为3%~5%,而常规输入缓冲器电路的输出电压下降幅度为20%左右;2)由于输入管M1、M2的阈值电压Vth不随输入信号的变化而变化,消除了由输入信号引入的线形失真,大幅提高了缓冲器的线形度,本发明电路的无杂散动态范围SFDR可达85dB以上。本发明电路可广泛应用于采用低压深阱CMOS工艺的超高速采样/保持电路。

    低压输入缓冲器电路
    7.
    发明公开

    公开(公告)号:CN102035535A

    公开(公告)日:2011-04-27

    申请号:CN201010527192.3

    申请日:2010-11-02

    IPC分类号: H03K19/0185

    摘要: 本发明涉及一种低压输入缓冲器电路,它包括一个主缓冲单元和一个辅助缓冲单元。与常规低压输入缓冲器电路相比,它具有以下特点:1)由于消除了输入管M1、M2的体效应影响,本发明电路的输出电压幅度下降仅为3%~5%,而常规输入缓冲器电路的输出电压下降幅度为20%左右;2)由于输入管M1、M2的阈值电压Vth不随输入信号的变化而变化,消除了由输入信号引入的线形失真,大幅提高了缓冲器的线形度,本发明电路的无杂散动态范围SFDR可达85dB以上。本发明电路可广泛应用于采用低压深阱CMOS工艺的超高速采样/保持电路。

    时钟占空比校准电路及方法
    9.
    发明公开

    公开(公告)号:CN117879542A

    公开(公告)日:2024-04-12

    申请号:CN202410051313.3

    申请日:2024-01-12

    IPC分类号: H03K3/017 H03M1/10

    摘要: 本发明提供一种时钟占空比校准电路及方法,时钟占空比校准电路包括占空比调节模块、驱动模块、占空比检测模块及占空比稳定检测模块,在占空比调节模块、驱动模块及占空比检测模块构成的占空比校准环路的基础上,增加了占空比稳定检测模块,基于占空比稳定检测模块,能有效检测占空比校准环路是否稳定,得到反馈控制信号,并根据反馈控制信号对占空比校准环路的带宽进行调节,若占空比校准环路稳定,则通过反馈控制信号降低占空比校准环路的带宽,进而提升占空比校准环路的校准精度和校准频率,若占空比校准环路未稳定,则不改变占空比校准环路的带宽,以使占空比校准环路仍保持较高带宽,并继续快速稳定。

    一种双环路电荷泵锁相环及其稳定性提升方法

    公开(公告)号:CN117674826A

    公开(公告)日:2024-03-08

    申请号:CN202311361486.7

    申请日:2023-10-19

    摘要: 本发明提供一种双环路电荷泵锁相环及其稳定性提升方法,该锁相环包括:鉴频鉴相器、电荷泵、环路滤波器、检测模块、环路控制开关、电压控制模块、积分器、压控振荡器及分频器,鉴频鉴相器比较输入信号和分频信号相位及频率以控制电荷泵的工作状态,根据电荷泵的充电电流或放电电流控制环路滤波器的滤波电压,通过检测模块对滤波电压进行检测,得到控制信号,根据控制信号控制环路控制开关、电压控制模块的工作状态,并调整细调谐电压和粗调谐电压,调节震荡信号及分频信号;其中,当充电电流或者放电电流异常时,双环路电荷泵锁相环的振荡,通过控制信号关断环路控制开关,切断双环路电荷泵锁相环,以提升双环路电荷泵锁相环的稳定性。