-
公开(公告)号:CN116978786A
公开(公告)日:2023-10-31
申请号:CN202310993073.4
申请日:2023-08-08
申请人: 中国电子科技集团公司第十三研究所
IPC分类号: H01L21/335 , H01L21/683 , H01L23/373 , H01L29/772
摘要: 本申请适用于半导体器件技术领域,提供了一种金刚石基氮化镓晶体管制备方法及金刚石基氮化镓晶体管,该方法包括:在硅基氮化镓晶圆上表面制备电极场板区;在硅基氮化镓晶圆上表面和硅晶圆上表面溅射第一金属层,并进行预键合;将载体与硅晶圆进行临时键合;将硅基氮化镓晶圆的硅衬底去除,得到以硅晶圆为支撑的氮化镓外延层,并在氮化镓外延层下表面和金刚石上表面溅射第二金属层或淀积介质层,进行键合;去除载体、硅晶圆和第一金属层,得到金刚石基氮化镓晶圆;对金刚石基氮化镓晶圆上表面的电极和场板进行金属互联,得到金刚石基氮化镓晶体管。本申请能够有效提高键合效果,进而提高制备得到的金刚石基氮化镓晶体管的输出功率。
-
公开(公告)号:CN108389904B
公开(公告)日:2020-09-01
申请号:CN201810184656.1
申请日:2018-03-06
申请人: 中国电子科技集团公司第十三研究所
IPC分类号: H01L29/778 , H01L21/335
摘要: 本发明涉及半导体器件技术领域,公开了一种GaN HEMT器件及制备方法,包括衬底,衬底上表面由下至上依次设有GaN外延层和栅介质层,还包括贯穿栅介质层与GaN外延层接触的栅极、源电极和漏电极;栅介质层包括不同性质的第一栅介质层和第二栅介质层;第一栅介质层上开设有第一栅槽,第二栅介质层上开设有第二栅槽,第一栅槽与第二栅槽位置对应;栅极包括填充满第一栅槽和第二栅槽的栅金属,以及设置于第二介质层上表面的栅帽;源电极和漏电极位于栅极两侧。本发明通过在两种不同性质的栅介质层对应位置上开设侧壁陡直的双凹槽结构栅槽,有效降低栅寄生电容,提高器件频率特性。
-
公开(公告)号:CN112038287B
公开(公告)日:2024-04-26
申请号:CN202010955734.0
申请日:2020-09-11
申请人: 中国电子科技集团公司第十三研究所
IPC分类号: H01L21/768 , H01L23/48
摘要: 本发明适用于半导体技术领域,提供了一种改善GaAs接地孔内金属应力的通孔及制备方法,该方法包括:在正面工艺制备完成的晶圆背面的预设区域进行通孔刻蚀,刻蚀终止在第二外延层上;对刻蚀的通孔内的第一外延层和第二外延层进行横向腐蚀;对通孔孔底区域对应的第二外延层进行刻蚀,形成台阶状形貌,刻蚀终止在底层金属上;在晶圆背面和通孔内溅射种子层,在种子层上制备电镀层,腐蚀掉晶圆背面的电镀层和种子层。通过设计并制作通孔形貌,减缓金属镀层在孔内的应力集中点分布,解决了由于金属镀层应力集中导致GaAs开裂和电镀层脱落的问题,且改善GaAs接地孔内金属应力的通孔制备方法的操作简单、可重复性好,能够满足批产的要求。
-
公开(公告)号:CN116613159A
公开(公告)日:2023-08-18
申请号:CN202310587065.X
申请日:2023-05-23
申请人: 中国电子科技集团公司第十三研究所
IPC分类号: H01L27/06 , H01L27/12 , H01L29/868 , H01L29/872 , H01L29/06 , H01L21/86 , H01L21/8252 , H01L21/329 , H03G11/02
摘要: 本发明提供一种氮化镓限幅器的制备方法及氮化镓限幅器。该方法包括:在N‑GaN层外延生长后在第一预设位置上刻蚀得到PIN二极管台面;在N‑GaN层上暴露区域的第二预设位置进行刻蚀,在N+GaN层上得到肖特基二极管台面;在N+GaN层上暴露区域的第三预设位置刻蚀进行台面隔离;在N+GaN层的暴露区域上制备欧姆接触;在N+GaN层和P+GaN层上的暴露区域,以及N+GaN层和N‑GaN层上的暴露区域制作电极,得到氮化镓限幅器。本发明能够通过刻蚀方式可以快速得到氮化镓限幅器,污染少,制备得到的氮化镓限幅器功率容量大、击穿电压高且性能好。
-
公开(公告)号:CN109473345A
公开(公告)日:2019-03-15
申请号:CN201811391500.7
申请日:2018-11-21
申请人: 中国电子科技集团公司第十三研究所
IPC分类号: H01L21/265 , H01L21/266
摘要: 本发明公开了一种碳化硅器件的离子注入方法,包括:在碳化硅圆片表面淀积介质层;在所述介质层上涂覆光刻胶,得到涂覆光刻胶后的碳化硅圆片;对所述涂覆光刻胶后的碳化硅圆片进行光刻,使离子注入区域暴露;根据离子注入能量和离子注入剂量,选择对应的注入温度,并在所述离子注入区域注入离子;去除所述光刻胶和所述介质层,得到离子注入后的碳化硅圆片。根据不同的离子注入能量和不同的离子注入剂量,选择不同的注入温度,多次注入后形成均匀的注入结构,减少离子注入损伤,提高注入杂质的激活率。
-
公开(公告)号:CN117276068A
公开(公告)日:2023-12-22
申请号:CN202311130390.X
申请日:2023-09-04
申请人: 中国电子科技集团公司第十三研究所
IPC分类号: H01L21/311 , H01L21/768
摘要: 本发明提供一种高深宽比垂直介质孔刻蚀方法。该方法包括:在介质层上制备光刻胶掩膜。沉积步骤:在第一压力、第一下电极功率下,将碳氟烷烃气体通入干法刻蚀设备,在介质层和光刻胶掩膜上进行各向同性沉积,得到沉积层。刻蚀步骤:在第二压力、第二下电极功率下,将碳氟烷烃气体通入干法刻蚀设备,对沉积层、介质层进行各向异性刻蚀。重复进行沉积步骤、刻蚀步骤,直至完成介质孔的刻蚀。本发明通过在沉积和刻蚀步骤采用同一种高碳氟比的碳氟烷烃气体,实现同一种气体既有刻蚀作用又有钝化保护作用,减小了侧面波纹形貌效应,提升了图形质量。
-
公开(公告)号:CN116707470A
公开(公告)日:2023-09-05
申请号:CN202310588044.X
申请日:2023-05-23
申请人: 中国电子科技集团公司第十三研究所
IPC分类号: H03G11/02 , H01L27/06 , H01L27/12 , H01L29/868 , H01L29/872 , H01L29/06 , H01L21/86 , H01L21/8252 , H01L21/329
摘要: 本发明提供一种氮化镓限幅器及氮化镓限幅器的制备方法。该氮化镓限幅器包括:三级限幅电路,三级限幅电路按照氮化镓限幅器的主传输线的信号传输方向依次接入主传输线;第一级限幅电路中包括2N个氮化镓PIN二极管;任意N个氮化镓PIN二极管串联,构成两个氮化镓PIN二极管串,第一氮化镓PIN二极管串的阳极端连接主传输线,阴极端接地,第二氮化镓PIN二极管串的阴极端连接主传输线,阳极端接地;第二级限幅电路中包括四个氮化镓肖特基二极管;第三级限幅电路中包括两个氮化镓肖特基二极管。本发明能够提升整个氮化镓限幅器的功率容量和击穿电压。
-
公开(公告)号:CN112038287A
公开(公告)日:2020-12-04
申请号:CN202010955734.0
申请日:2020-09-11
申请人: 中国电子科技集团公司第十三研究所
IPC分类号: H01L21/768 , H01L23/48
摘要: 本发明适用于半导体技术领域,提供了一种改善GaAs接地孔内金属应力的通孔及制备方法,该方法包括:在正面工艺制备完成的晶圆背面的预设区域进行通孔刻蚀,刻蚀终止在第二外延层上;对刻蚀的通孔内的第一外延层和第二外延层进行横向腐蚀;对通孔孔底区域对应的第二外延层进行刻蚀,形成台阶状形貌,刻蚀终止在底层金属上;在晶圆背面和通孔内溅射种子层,在种子层上制备电镀层,腐蚀掉晶圆背面的电镀层和种子层。通过设计并制作通孔形貌,减缓金属镀层在孔内的应力集中点分布,解决了由于金属镀层应力集中导致GaAs开裂和电镀层脱落的问题,且改善GaAs接地孔内金属应力的通孔制备方法的操作简单、可重复性好,能够满足批产的要求。
-
公开(公告)号:CN108389904A
公开(公告)日:2018-08-10
申请号:CN201810184656.1
申请日:2018-03-06
申请人: 中国电子科技集团公司第十三研究所
IPC分类号: H01L29/778 , H01L21/335
摘要: 本发明涉及半导体器件技术领域,公开了一种GaN HEMT器件及制备方法,包括衬底,衬底上表面由下至上依次设有GaN外延层和栅介质层,还包括贯穿栅介质层与GaN外延层接触的栅极、源电极和漏电极;栅介质层包括不同性质的第一栅介质层和第二栅介质层;第一栅介质层上开设有第一栅槽,第二栅介质层上开设有第二栅槽,第一栅槽与第二栅槽位置对应;栅极包括填充满第一栅槽和第二栅槽的栅金属,以及设置于第二介质层上表面的栅帽;源电极和漏电极位于栅极两侧。本发明通过在两种不同性质的栅介质层对应位置上开设侧壁陡直的双凹槽结构栅槽,有效降低栅寄生电容,提高器件频率特性。
-
公开(公告)号:CN108336021A
公开(公告)日:2018-07-27
申请号:CN201810168894.3
申请日:2018-02-28
申请人: 中国电子科技集团公司第十三研究所
IPC分类号: H01L21/768 , H01L21/335
摘要: 本发明适用于半导体技术领域,提供了一种GaN HEMT器件的通孔制备方法,该方法包括:在晶圆的势垒层的上表面生长介质层;其中,所述晶圆包括SiC衬底、所述SiC衬底上表面的GaN外延层和所述GaN外延层上表面的势垒层;去除所述介质层与第一通孔区对应的部分,露出势垒层,形成一个第一通孔;在形成第一通孔后的所述晶圆的源电极区制作正面源电极;依次去除所述SiC衬底与第二通孔区对应的部分、所述GaN外延层与第二通孔区对应的部分和所述势垒层与第二通孔区对应的部分,形成一个第二通孔;在所述SiC衬底的下表面和所述第二通孔的侧壁和顶壁上均生长第一金属层,所述第一金属层与所述正面源电极相连本发明能够精确控制通孔尺寸,提高通孔刻蚀工艺的一致性和稳定性。
-
-
-
-
-
-
-
-
-