-
公开(公告)号：CN105742277A
公开(公告)日：2016-07-06
申请号：CN201610228199.2
申请日：2016-04-13
IPC分类号： H01L25/065
CPC分类号： H01L25/0657
摘要： 本发明一种大容量立体集成SRAM存储器三维扩展方法，其包括如下步骤，步骤1，确定单位存储芯片的数量；步骤2，在单位存储芯片四周增加TSV孔区域，并且每个单位存储芯片TSV位置坐标均保持一致；步骤3，采用再分布互连线将单位存储器芯片的地址信号，数据信号，读写信号NEW和片选信号CS的端口与该单位存储器芯片上的TSV孔进行互连；步骤4，将所有的单位存储芯片依次堆叠在外围电路上，并将各单位存储器芯片中的数据信号、地址信号、读写使能信号NEW和输出使能信号NOE通过TSV孔互连短接，将各单位存储器芯片的片选信号分别连接到外围电路上；得到三维扩展的大容量立体集成SRAM存储器。
-
公开(公告)号：CN103700617B
公开(公告)日：2016-01-20
申请号：CN201310541039.X
申请日：2013-11-04
IPC分类号： H01L21/768
摘要： 本发明提供了一种基于SOI衬底高可靠性的TSV工艺方法，不破坏SOI衬底固有硅-二氧化硅-硅夹层结构，直接进行SOI衬底的立体集成，形成的立体集成器件每一层都具有埋氧层；采用三步刻蚀技术替代目前的传统SOI TSV工艺方法中的单步刻技术，首先刻蚀顶层硅，然后刻蚀埋氧层，最后刻蚀底层硅，顶层硅的刻蚀窗口要大于埋氧层和底层硅的刻蚀窗口，在埋氧层界面形成横向刻蚀余量。本发明避免发生漏电增加、耐压降低等安全隐患，增加了立体集成器件可靠性，可大幅提升SOI立体集成器件性能，可靠性高。
-
公开(公告)号：CN104900493B
公开(公告)日：2018-02-16
申请号：CN201510259860.1
申请日：2015-05-20
IPC分类号： H01L21/02
摘要： 本发明公开了一种晶圆表面大深宽比TSV盲孔的清洗方法，取若干晶圆放入超声擦片机中，利用去离子水冲洗的同时进行超声擦片；超声擦片结束后直接将晶圆从超声擦片机中取出，然后将晶圆放入纯IPA清洗液中清洗；将上述清洗过的晶圆取出置于纯EKC清洗液中清洗；将上述清洗过的晶圆取出置于纯IPA清洗液中清洗；将上述清洗过的晶圆取出置于去离子水槽中冲洗；将上述冲洗过的晶圆甩干。本发明采用晶圆生产线现有设备和现有清洗液，生产成本较低，且能够实现多片同时清洗，生产效率较高，满足大规模生产的需求。
-
公开(公告)号：CN103942393B
公开(公告)日：2016-11-30
申请号：CN201410165974.5
申请日：2014-04-23
IPC分类号： G06F17/50
摘要： 本发明公开了一种基于硅通孔的立体集成电路多物理域协同设计方法，考虑热、力、电多物理域之间耦合对立体集成电路可靠性的影响，加入了热学、力学设计步骤，建立了热、力、电多物理域协同设计方法。该协同设计方法通过热、力、电设计步骤之间互相迭代，直到三者都满足设计要求为止，保证了立体集成电路高可靠性设计要求。克服了目前立体集成电路设计流程中缺少热、力设计步骤的缺陷。
-
公开(公告)号：CN103633045B
公开(公告)日：2016-08-17
申请号：CN201310542056.5
申请日：2013-11-04
IPC分类号： H01L23/48
摘要： 本发明提供了一种基于SOI的TSV高频立体集成互连结构，内部圆柱形TSV通孔与外部环形TSV通孔同轴，且两者之间填充苯并环丁烯树脂绝缘胶；外部环形TSV通孔由外向内依次为二氧化硅绝缘层、阻挡层TaN、铜种子层和中空铜柱，内部圆柱形TSV通孔由外向内也依次由二氧化硅绝缘层、阻挡层TaN、铜种子层和圆柱形铜柱组成；所述的二氧化硅绝缘层、阻挡层TaN、种子层、中空铜柱和铜柱都纵向贯穿SOI衬底的顶层硅、二氧化硅埋氧层和底层硅。本发明极大的节约芯片面积，且信号彼此间绝缘隔离，降低漏电损耗和噪声耦合串扰，提高信号传输质量，增加立体集成器件可靠性，可满足高频立体集成器件抗辐射加固的应用需求。
-
公开(公告)号：CN103630802B
公开(公告)日：2016-02-03
申请号：CN201310541385.8
申请日：2013-11-04
IPC分类号： G01R31/12 , G01R31/02 , H01L23/544
摘要： 本发明提供了一种基于SOI衬底的TSV通孔绝缘层测试结构，在顶层硅正面和底层硅背面分别制作一号和二号欧姆接触测试点，每个欧姆接触测试点包括一个重掺杂有源区和一个铝金属压焊点，测试时，一号直流可变电压源串接一号电流电压表后通过金属探针串接TSV铜柱和一号欧姆接触测试点的铝金属压焊点；二号直流可变电压源串接二号电流电压表后通过金属探针串接TSV铜柱与二号欧姆接触测试点的铝金属压焊点。本发明不仅可以实现完整的TSV通孔绝缘层测试，整体评估TSV通孔绝缘层质量，还可有效的判断出顶、底两部分TSV通孔绝缘层缺陷存在区域，方便筛除TSV通孔有缺陷的晶圆，增加SOI立体集成器件可靠性。
-
公开(公告)号：CN102903686A
公开(公告)日：2013-01-30
申请号：CN201210371907.X
申请日：2012-09-29
IPC分类号： H01L23/48
摘要： 本发明公开了一种基于SOI的TSV立体集成互连结构，包括阻挡层、侧壁绝缘层和导电填充物，以铜柱为导电填充物，在铜柱外壁依次包覆了阻挡层和侧壁绝缘层，铜柱纵向贯穿了SOI顶层硅、埋氧层和衬底硅，构成TSV通孔，埋氧层上方的TSV通孔直径为W1，埋氧层下方的TSV通孔直径W2，上、下TSV孔同轴，且W1>W2。本发明不仅可以实现基于SOI的工艺器件立体集成，满足辐射加固器件、高压/低漏电器件TSV立体集成的工艺需求，而且降低了“Notching”效应对后续侧壁绝缘工艺的影响，提升击穿电压，增加基于SOI的TSV立体集成器件可靠性，节约芯片面积，降低了开发成本。
-
公开(公告)号：CN102903670A
公开(公告)日：2013-01-30
申请号：CN201210371908.4
申请日：2012-09-29
IPC分类号： H01L21/768
摘要： 本发明公开了一种低成本TSV立体集成工艺方法，在TSV通孔侧壁绝缘层制作完成后直接进行制作阻挡层和种子层及电镀铜，与同传统TSV工艺流程相比，减少了涂胶、曝光、显影、CD测量、二氧化硅刻蚀、去胶6步工序，该流程在晶圆背面减薄时进行适度过减薄去除TSV通孔底部绝缘层，所有工艺均基本处于同一平面内，避免了传统工艺流程必须对数十微米深TSV通孔底部绝缘层进行光刻、刻蚀，因此不需要昂贵的专用设备。本流程工艺流程短，效率高、工艺成本低，是高效、低成本的TSV立体集成工艺技术。
-
公开(公告)号：CN105742277B
公开(公告)日：2018-06-22
申请号：CN201610228199.2
申请日：2016-04-13
IPC分类号： H01L25/065
摘要： 本发明一种大容量立体集成SRAM存储器三维扩展方法，其包括如下步骤，步骤1，确定单位存储芯片的数量；步骤2，在单位存储芯片四周增加TSV孔区域，并且每个单位存储芯片TSV位置坐标均保持一致；步骤3，采用再分布互连线将单位存储器芯片的地址信号，数据信号，读写信号NEW和片选信号CS的端口与该单位存储器芯片上的TSV孔进行互连；步骤4，将所有的单位存储芯片依次堆叠在外围电路上，并将各单位存储器芯片中的数据信号、地址信号、读写使能信号NEW和输出使能信号NOE通过TSV孔互连短接，将各单位存储器芯片的片选信号分别连接到外围电路上；得到三维扩展的大容量立体集成SRAM存储器。
-
公开(公告)号：CN103700617A
公开(公告)日：2014-04-02
申请号：CN201310541039.X
申请日：2013-11-04
IPC分类号： H01L21/768
CPC分类号： H01L21/76805
摘要： 本发明提供了一种基于SOI衬底高可靠性的TSV工艺方法，不破坏SOI衬底固有硅-二氧化硅-硅夹层结构，直接进行SOI衬底的立体集成，形成的立体集成器件每一层都具有埋氧层；采用三步刻蚀技术替代目前的传统SOI TSV工艺方法中的单步刻技术，首先刻蚀顶层硅，然后刻蚀埋氧层，最后刻蚀底层硅，顶层硅的刻蚀窗口要大于埋氧层和底层硅的刻蚀窗口，在埋氧层界面形成横向刻蚀余量。本发明避免发生漏电增加、耐压降低等安全隐患，增加了立体集成器件可靠性，可大幅提升SOI立体集成器件性能，可靠性高。
-
-
-
-
-
-
-
-
-
搜索结果
22 条记录 (耗时 0.058 秒)