-
公开(公告)号：CN103633067B
公开(公告)日：2016-04-13
申请号：CN201310541038.5
申请日：2013-11-04
IPC分类号： H01L23/544 , G03F9/00
摘要： 本发明提供了一种基于TSV立体集成工艺的十字环形对准标记，与硅晶圆表面开有TSV通孔的平面上开有环形盲孔，所述环形盲孔的外边和内边均为十字形结构且两个十字形结构同轴，环形盲孔的宽度小于TSV通孔直径W4；所述环形盲孔由外向内依次包括二氧化硅绝缘层、氮化钽阻挡层和铜种子层，内部填充铜。本发明不需要额外引入其他工艺流程，具有成本低、高效等优点，而且其图形占用面积小，尺寸小于TSV通孔直径，解决了因“Loading”效应导致TSV通孔背面减薄无法露铜的工艺缺陷，增加了TSV立体集成器件可靠性。
-
公开(公告)号：CN103715131B
公开(公告)日：2016-02-03
申请号：CN201210371478.6
申请日：2012-09-29
IPC分类号： H01L21/768
摘要： 本发明公开了一种大深宽比TSV通孔分步刻蚀和侧壁修饰方法，首先在P 型单晶硅晶圆表面用PE CVD方法淀积一层SiO2，并在SiO2表面涂光刻胶，曝光显影，露出需要刻蚀的二氧化硅窗口；然后用等离子干法刻蚀方法在露出的窗口处进行二氧化硅层的刻蚀，一直刻蚀至单晶硅晶圆表面；最后进行优化的多步Bosch刻蚀工艺。本发明不引入K+污染，不经高温工艺处理，具有通孔尺寸占用芯片面积小、经济效益高，与IC工艺兼容，不仅能制作出高密度、大深宽比通孔，减少通孔侧壁“扇贝”尺寸、提高侧壁平整度，降低后续侧壁绝缘工艺难度，还能提升击穿电压，增加TSV立体集成器件可靠性。
-
公开(公告)号：CN103715131A
公开(公告)日：2014-04-09
申请号：CN201210371478.6
申请日：2012-09-29
IPC分类号： H01L21/768
CPC分类号： H01L21/76808 , H01L21/76816
摘要： 本发明公开了一种大深宽比TSV通孔分步刻蚀和侧壁修饰方法，首先在P 型单晶硅晶圆表面用PE CVD方法淀积一层SiO2，并在SiO2表面涂光刻胶，曝光显影，露出需要刻蚀的二氧化硅窗口；然后用等离子干法刻蚀方法在露出的窗口处进行二氧化硅层的刻蚀，一直刻蚀至单晶硅晶圆表面；最后进行优化的多步Bosch刻蚀工艺。本发明不引入K+污染，不经高温工艺处理，具有通孔尺寸占用芯片面积小、经济效益高，与IC工艺兼容，不仅能制作出高密度、大深宽比通孔，减少通孔侧壁“扇贝”尺寸、提高侧壁平整度，降低后续侧壁绝缘工艺难度，还能提升击穿电压，增加TSV立体集成器件可靠性。
-
公开(公告)号：CN103633067A
公开(公告)日：2014-03-12
申请号：CN201310541038.5
申请日：2013-11-04
IPC分类号： H01L23/544 , G03F9/00
摘要： 本发明提供了一种基于TSV立体集成工艺的十字环形对准标记，与硅晶圆表面开有TSV通孔的平面上开有环形盲孔，所述环形盲孔的外边和内边均为十字形结构且两个十字形结构同轴，环形盲孔的宽度小于TSV通孔直径W4；所述环形盲孔由外向内依次包括二氧化硅绝缘层、氮化钽阻挡层和铜种子层，内部填充铜。本发明不需要额外引入其他工艺流程，具有成本低、高效等优点，而且其图形占用面积小，尺寸小于TSV通孔直径，解决了因“Loading”效应导致TSV通孔背面减薄无法露铜的工艺缺陷，增加了TSV立体集成器件可靠性。
-
公开(公告)号：CN103630802A
公开(公告)日：2014-03-12
申请号：CN201310541385.8
申请日：2013-11-04
IPC分类号： G01R31/12 , G01R31/02 , H01L23/544
摘要： 本发明提供了一种基于SOI衬底的TSV通孔绝缘层测试结构，在顶层硅正面和底层硅背面分别制作一号和二号欧姆接触测试点，每个欧姆接触测试点包括一个重掺杂有源区和一个铝金属压焊点，测试时，一号直流可变电压源串接一号电流电压表后通过金属探针串接TSV铜柱和一号欧姆接触测试点的铝金属压焊点；二号直流可变电压源串接二号电流电压表后通过金属探针串接TSV铜柱与二号欧姆接触测试点的铝金属压焊点。本发明不仅可以实现完整的TSV通孔绝缘层测试，整体评估TSV通孔绝缘层质量，还可有效的判断出顶、底两部分TSV通孔绝缘层缺陷存在区域，方便筛除TSV通孔有缺陷的晶圆，增加SOI立体集成器件可靠性。
-
公开(公告)号：CN103700617A
公开(公告)日：2014-04-02
申请号：CN201310541039.X
申请日：2013-11-04
IPC分类号： H01L21/768
CPC分类号： H01L21/76805
摘要： 本发明提供了一种基于SOI衬底高可靠性的TSV工艺方法，不破坏SOI衬底固有硅-二氧化硅-硅夹层结构，直接进行SOI衬底的立体集成，形成的立体集成器件每一层都具有埋氧层；采用三步刻蚀技术替代目前的传统SOI TSV工艺方法中的单步刻技术，首先刻蚀顶层硅，然后刻蚀埋氧层，最后刻蚀底层硅，顶层硅的刻蚀窗口要大于埋氧层和底层硅的刻蚀窗口，在埋氧层界面形成横向刻蚀余量。本发明避免发生漏电增加、耐压降低等安全隐患，增加了立体集成器件可靠性，可大幅提升SOI立体集成器件性能，可靠性高。
-
公开(公告)号：CN104900493A
公开(公告)日：2015-09-09
申请号：CN201510259860.1
申请日：2015-05-20
IPC分类号： H01L21/02
CPC分类号： H01L21/02054
摘要： 本发明公开了一种晶圆表面大深宽比TSV盲孔的清洗方法，取若干晶圆放入超声擦片机中，利用去离子水冲洗的同时进行超声擦片；超声擦片结束后直接将晶圆从超声擦片机中取出，然后将晶圆放入纯IPA清洗液中清洗；将上述清洗过的晶圆取出置于纯EKC清洗液中清洗；将上述清洗过的晶圆取出置于纯IPA清洗液中清洗；将上述清洗过的晶圆取出置于去离子水槽中冲洗；将上述冲洗过的晶圆甩干。本发明采用晶圆生产线现有设备和现有清洗液，生产成本较低，且能够实现多片同时清洗，生产效率较高，满足大规模生产的需求。
-
公开(公告)号：CN102903686B
公开(公告)日：2015-04-08
申请号：CN201210371907.X
申请日：2012-09-29
IPC分类号： H01L23/48
摘要： 本发明公开了一种基于SOI的TSV立体集成互连结构，包括阻挡层、侧壁绝缘层和导电填充物，以铜柱为导电填充物，在铜柱外壁依次包覆了阻挡层和侧壁绝缘层，铜柱纵向贯穿了SOI顶层硅、埋氧层和衬底硅，构成TSV通孔，埋氧层上方的TSV通孔直径为W1，埋氧层下方的TSV通孔直径W2，上、下TSV孔同轴，且W1>W2。本发明不仅可以实现基于SOI的工艺器件立体集成，满足辐射加固器件、高压/低漏电器件TSV立体集成的工艺需求，而且降低了“Notching”效应对后续侧壁绝缘工艺的影响，提升击穿电压，增加基于SOI的TSV立体集成器件可靠性，节约芯片面积，降低了开发成本。
-
公开(公告)号：CN103942393A
公开(公告)日：2014-07-23
申请号：CN201410165974.5
申请日：2014-04-23
IPC分类号： G06F17/50
摘要： 本发明公开了一种基于硅通孔的立体集成电路多物理域协同设计方法，考虑热、力、电多物理域之间耦合对立体集成电路可靠性的影响，加入了热学、力学设计步骤，建立了热、力、电多物理域协同设计方法。该协同设计方法通过热、力、电设计步骤之间互相迭代，直到三者都满足设计要求为止，保证了立体集成电路高可靠性设计要求。克服了目前立体集成电路设计流程中缺少热、力设计步骤的缺陷。
-
公开(公告)号：CN103700617B
公开(公告)日：2016-01-20
申请号：CN201310541039.X
申请日：2013-11-04
IPC分类号： H01L21/768
摘要： 本发明提供了一种基于SOI衬底高可靠性的TSV工艺方法，不破坏SOI衬底固有硅-二氧化硅-硅夹层结构，直接进行SOI衬底的立体集成，形成的立体集成器件每一层都具有埋氧层；采用三步刻蚀技术替代目前的传统SOI TSV工艺方法中的单步刻技术，首先刻蚀顶层硅，然后刻蚀埋氧层，最后刻蚀底层硅，顶层硅的刻蚀窗口要大于埋氧层和底层硅的刻蚀窗口，在埋氧层界面形成横向刻蚀余量。本发明避免发生漏电增加、耐压降低等安全隐患，增加了立体集成器件可靠性，可大幅提升SOI立体集成器件性能，可靠性高。
-
-
-
-
-
-
-
-
-
搜索结果
15 条记录 (耗时 0.043 秒)
