封装方法
    1.
    发明公开
    封装方法 审中-实审

    公开(公告)号:CN117059565A

    公开(公告)日:2023-11-14

    申请号:CN202210487821.7

    申请日:2022-05-06

    发明人: 刘清召

    IPC分类号: H01L21/768 H01L23/538

    摘要: 一种封装方法,方法包括:提供第一晶圆,第一晶圆包括第一衬底、以及位于第一衬底上的第一介电层,第一介电层中形成有待互连导电层,第一晶圆上键合有第二晶圆,第二晶圆包括第二衬底、以及位于第二衬底上的第二介电层,第二介电层的顶部键合有承载晶圆;在承载晶圆上形成第三介电层;形成第三介电层之后,在待互连导电层上形成贯穿第三介电层、承载晶圆、第二介电层、第二衬底和第一介电层的互连接触孔,互连接触孔露出待互连导电层的顶面;在互连接触孔中形成互连结构,互连结构与待互连导电层相电连接。降低了互连接触孔的顶部呈喇叭口的概率,使位于互连接触孔中的互连结构的形貌满足工艺要求,从而提高了半导体结构的性能。

    一种晶圆键合结构及其形成方法
    2.
    发明公开

    公开(公告)号:CN116266541A

    公开(公告)日:2023-06-20

    申请号:CN202111541406.7

    申请日:2021-12-16

    发明人: 刘清召

    摘要: 本申请提供一种晶圆键合结构及其形成方法,所述结构包括:底部晶圆,所述底部晶圆表面形成有第二介质层,所述第二介质层中形成有第二金属层和第二金属键合标记;第三介质层,位于所述第二介质层表面,所述第三介质层中形成有贯穿所述第三介质层且延伸至所述第二介质层并电连接所述第二金属层的第一再分布层;功能晶圆,所述功能晶圆的第二面形成有第一介质层,所述第一介质层中形成有第二再分布层和第一金属键合标记;所述功能晶圆的第一介质层和所述底部晶圆的第三介质层通过所述第一金属键合标记和所述第二金属键合标记对准并键合。本申请提供一种晶圆键合结构及其形成方法,可以在不影响工艺复杂度的情况下提高晶圆对准精度。

    一种晶圆处理方法
    4.
    发明公开

    公开(公告)号:CN116246939A

    公开(公告)日:2023-06-09

    申请号:CN202111489912.6

    申请日:2021-12-08

    IPC分类号: H01L21/02

    摘要: 本申请技术方案提供一种晶圆处理方法,包括:提供第一晶圆和第二晶圆,其中所述第一晶圆上形成有第一介质层,所述第二晶圆上形成有第二介质层;平坦化所述第一介质层至目标厚度,其中在部分所述第一晶圆和所述第一介质层的边缘形成第一修边区,且所述第一修边区包括平坦化所述第一介质层时形成的倒角缺陷;然后,采用第一修边工艺去除包括所述倒角缺陷的第一修边区;在所述第一介质层上形成第三介质层,并将所述第三介质层和所述第二介质层相贴合,键合所述第一晶圆和所述第二晶圆;减薄所述第一晶圆至目标位置,并采用第二修边工艺对所述第一晶圆和所述第二晶圆的边缘进行修边。本申请技术方案能够解决刀具损坏和晶圆崩边问题。

    半导体结构及其形成方法
    6.
    发明公开

    公开(公告)号:CN117747452A

    公开(公告)日:2024-03-22

    申请号:CN202211114675.X

    申请日:2022-09-14

    摘要: 本申请提供一种半导体结构及其形成方法,所述形成方法包括:提供晶圆,所述晶圆的表面包括分立的金属层,所述晶圆和所述金属层的表面还包括第一介质层;在部分所述金属层的表面形成贯穿所述第一介质层的第一通孔连线和第二通孔连线,且所述第一通孔连线的尺寸小于所述第二通孔连线的尺寸;在所述第一介质层、所述第一通孔连线及所述第二通孔连线的表面形成第一键合层;在所述第一键合层中形成与所述第一通孔连线位置对应的第一衬垫以及与所述第二通孔连线位置对应的第二衬垫,且所述第一衬垫的尺寸小于所述第二衬垫的尺寸,形成第一结构。本申请技术方案可以节省光罩、降低成本。

    封装方法
    7.
    发明公开
    封装方法 审中-实审

    公开(公告)号:CN116403890A

    公开(公告)日:2023-07-07

    申请号:CN202111594481.X

    申请日:2021-12-23

    摘要: 一种封装方法,方法包括:提供第一晶圆;进行多次晶圆堆叠操作,晶圆堆叠操作包括:形成呈凸台状的第一待键合晶圆,包括基底部和凸出于基底部的凸起部,将凸起部面向第二待键合晶圆,并与第二待键合晶圆键合,形成堆叠晶圆;对第一待键合晶圆背面进行减薄处理,减薄处理厚度至少为第一基底部的厚度;在凸起部的表面形成第一介质层,第一介质层的拐角处呈弧形状;对凸起部的边缘区域和第二待键合晶圆的边缘区域进行第二修边处理,使第二修边处理后的剩余第二待键合晶圆呈凸台状,且第二修边处理后剩余的堆叠晶圆作为后一次晶圆堆叠处理的第一待键合晶圆。降低在第二待键合晶圆的表面留有残留物的概率,从而能够提高半导体结构的性能。

    一种硅通孔结构的形成方法
    8.
    发明公开

    公开(公告)号:CN116264183A

    公开(公告)日:2023-06-16

    申请号:CN202111533963.4

    申请日:2021-12-15

    发明人: 刘清召

    IPC分类号: H01L21/768

    摘要: 本申请提供一种硅通孔结构的形成方法,所述方法包括:提供载体晶圆,所述载体晶圆表面依次形成有硬掩膜层和第一键合标记层;通过所述一键合标记层将所述载体晶圆和功能晶圆的第一面键合;提供底部晶圆,所述底部晶圆表面形成有第一介质层以及位于所述第一介质层中的第一金属层;将所述底部晶圆和所述功能晶圆的第二面键合;去除所述载体晶圆;以所述硬掩膜层为掩膜刻蚀所述第一键合标记层和所述功能晶圆形成贯穿所述第一键合标记层和所述功能晶圆且暴露所述第一金属层的硅通孔;在所述硅通孔中填充金属形成硅通孔结构。本申请提供一种硅通孔结构的形成方法,可以提高硅通孔结构的密度,提高功能晶圆之间的电信号互联密度。

    一种半导体结构及其形成方法
    10.
    发明公开

    公开(公告)号:CN117438393A

    公开(公告)日:2024-01-23

    申请号:CN202210821489.3

    申请日:2022-07-13

    发明人: 刘清召

    摘要: 本发明实施例提供一种半导体结构及其形成方法,所述半导体结构包括:基底,所述基底包括第一衬底、位于所述第一衬底上的互连结构、位于所述互连结构上的第二衬底、以及,位于所述第二衬底上的多个层结构,其中,所述多个层结构中至少包括靠近所述基底表面的第一功能层;至少延伸至所述第一功能层的内部的第一开口和填充于所述第一开口内的第一隔离层;贯穿所述第一隔离层、所述第二衬底,直至暴露所述互连结构的第二开口;环绕在所述第二开口的侧壁的第二隔离层;填充在所述第二开口内的导电插塞。所述半导体结构能够避免导电插塞的导电离子扩散至功能层,提高半导体器件整体性能。