多赫蒂放大器
    1.
    发明授权

    公开(公告)号:CN108123690B

    公开(公告)日:2023-04-28

    申请号:CN201711237150.4

    申请日:2017-11-30

    Abstract: 将具有多个峰值放大器的多赫蒂放大器稳定化。在载频放大器(100)及三台峰值放大器(101~103)的输出和输出耦合器(30)之间插入偏移单元(20)。偏移单元包含将各放大器的输出阻抗变换为短路的、阻抗与负载阻抗相等的偏移传送线路。在所有峰值放大器断开时,载频放大器的输出成为12.5Ω,经由25Ω的传送线路将RF信号输出。在仅第1峰值放大器接通时,载频放大器、第1峰值放大器的输出均变换为25Ω,匹配于50Ω的终端。即使第3峰值放大器接通,输出也变换为50Ω。

    多赫蒂放大器
    2.
    发明公开

    公开(公告)号:CN108123686A

    公开(公告)日:2018-06-05

    申请号:CN201711237518.7

    申请日:2017-11-30

    Inventor: 王业宏

    Abstract: 本发明扩大对称多赫蒂放大器的补偿量。对称多赫蒂放大器具有:载频放大器(101);峰值放大器(102);在载频放大器的输出设置的第一λ/4传送线路(301);以及在峰值放大器的输出和第一λ/4传送线路的连接点与负载之间设置的第二λ/4传送线路。第一λ/4传送线路的阻抗大于负载阻抗,第二λ/4传送线路的阻抗设定为比将负载阻抗除以√2得到的值大,补偿区域比6dB扩大。

    半导体装置
    3.
    发明公开
    半导体装置 审中-公开

    公开(公告)号:CN119560482A

    公开(公告)日:2025-03-04

    申请号:CN202411161906.1

    申请日:2024-08-23

    Abstract: 本公开提供能小型化的半导体装置。半导体装置具备:源电极(12),设于基板(10)上;栅电极(14),呈环状地设于所述基板上,包围所述源电极;漏电极(16),设于所述基板上,从第一方向、所述第一方向的反方向以及与所述第一方向正交的第二方向包围所述栅电极;以及栅极布线(23),设于所述基板上,其第一端仅与所述栅电极中的一个部位连接,其第二端与第一栅极母线连接。

    多赫蒂放大器
    4.
    发明公开
    多赫蒂放大器 审中-公开

    公开(公告)号:CN118232843A

    公开(公告)日:2024-06-21

    申请号:CN202311248281.8

    申请日:2023-09-26

    Abstract: 多赫蒂放大器具备:基板;第一晶体管,设于基板上,具备多个第一栅电极、多个第一漏电极、第一栅极母线以及第一漏极母线;第二晶体管,设于基板上,具备多个第二栅电极、多个第二漏电极、第二栅极母线以及第二漏极母线;合成节点,设于基板上,对第一晶体管放大后的第一信号和第二晶体管放大后的第二信号进行合成;第一线路,设于基板上,将第一漏极母线与合成节点连接;以及第二线路,设于基板上,将第二漏极母线与合成节点连接,并连接于第二漏极母线的第二端部,该第二端部相对于第一端部位于第二晶体管的对角。

    半导体装置
    5.
    发明公开
    半导体装置 审中-实审

    公开(公告)号:CN116646350A

    公开(公告)日:2023-08-25

    申请号:CN202310130192.7

    申请日:2023-02-17

    Abstract: 为了抑制热的干扰,本公开的半导体装置具备:源极母线(22),设于基板(10)的第一面,从所述基板的厚度方向观察与贯通所述基板的第一过孔(32)重叠;多个第一晶体管,具备在第一方向上延伸并设于所述第一面的第一源极指(12a)、第一漏极指(16a)以及第一栅极指(14a),所述第一源极指连接于所述源极母线,所述多个第一晶体管在与所述第一方向交叉的第二方向上排列;以及多个第二晶体管,具备在所述第一方向上延伸并设于所述第一面的第二源极指(12b)、第二漏极指(16b)以及第二栅极指(14b),所述第二源极指连接于所述源极母线,所述多个第二晶体管与所述多个第一晶体管夹着所述源极母线,在所述第二方向上排列。

    DOHERTY放大器装置
    6.
    发明公开

    公开(公告)号:CN112737515A

    公开(公告)日:2021-04-30

    申请号:CN202011147780.4

    申请日:2020-10-23

    Inventor: 王业宏

    Abstract: 本发明涉及Doherty放大器装置。该放大器装置包括:衬底,具有底板和输出板的复合封装放大器;在底板上设置的第一放大器和第二放大器;将第一放大器的输出与第二放大器的输出进行组合的组合节点;在底板上设置的输出匹配电路,其具有在第一放大器和组合节点之间设置的第一传输线以及在组合节点和第二放大器之间设置的第二传输线;第三传输线,该第三传输线具有输出板被安装于其上的一条传输线和将该一条传输线连接至外部端口的另一条传输线;以及被连接至输出板的一个端子和组合节点的导线。输出板和另一条传输线的长度等于或小于信号的π/4弧度。

    半导体器件
    7.
    发明公开
    半导体器件 审中-实审

    公开(公告)号:CN118202457A

    公开(公告)日:2024-06-14

    申请号:CN202180102775.8

    申请日:2021-09-28

    Inventor: 王业宏

    Abstract: 一种半导体器件包括金属基座、壁、盖、半导体管芯和至少一个电容器。壁被放置在金属基座上,并且在壁的内部提供开口部分。盖被放置在壁上。半导体管芯被放置在金属基座上。半导体管芯被壁包围以便放置在开口部分中。电容器被放置在壁上。电容器的第一端电连接到半导体管芯,并且电容器的第二端电连接到金属基座。

    半导体装置
    8.
    发明公开
    半导体装置 审中-实审

    公开(公告)号:CN115881722A

    公开(公告)日:2023-03-31

    申请号:CN202211083129.4

    申请日:2022-09-06

    Abstract: 本公开提供一种能抑制基板的破损的半导体装置。半导体装置具备:基板(10),表面(15)具有在第一方向延伸并对置的第一长边(32a)和第二长边(32b)以及在与所述第一方向交叉的第二方向延伸并对置的第一短边(30a)和第二短边(30b);源极指(12),设于所述表面;漏极指(16),设于所述表面;以及栅极指(14),设于所述表面,夹在所述源极指与所述漏极指之间,在所述基板设有贯通所述基板的过孔(22),在所述表面,所述过孔与所述源极指连接的区域容纳在所述源极指内,所述过孔的所述第一方向上的最大宽度比所述过孔的所述第二方向上的最大宽度大。

Patent Agency Ranking