-
公开(公告)号：CN108696307B
公开(公告)日：2021-04-06
申请号：CN201810440937.9
申请日：2018-05-10
申请人： 佛山市顺德区中山大学研究院 , 广东顺德中山大学卡内基梅隆大学国际联合研究院 , 中山大学
IPC分类号： H04B7/06 , H04B17/391
摘要： 本发明公开了一种适用于信道不确定下的最大能量传输波束形成方法，在对发射机的信道状态信息不完全认知的情况下，以接收能量最大化为优化目标，设计出一种最优波束形成方案，不仅可以保证信息传输的目标速率，还能最大可能的获得接收能量，有效提高系统的性能和抗干扰能力，同时通过将复杂的模型转换成已于求解的凸性半定规划模型，减少了运算的复杂性。
-
公开(公告)号：CN108983851A
公开(公告)日：2018-12-11
申请号：CN201810853154.3
申请日：2018-07-30
申请人： 佛山市顺德区中山大学研究院 , 广东顺德中山大学卡内基梅隆大学国际联合研究院 , 中山大学
IPC分类号： G05D27/02
摘要： 本发明公开了一种无线能量传输的WIFI温湿度监控系统，包括：无线能量传输组件、能量存储管理器件、WIFI协议组件、温湿度传感器和主控MCU模块，所述系统可以摆脱传统电力传输方式的束缚，解除纷乱电源线带来的困扰，实现在特殊场合都可通过无线电能的方式运行WIFI温湿度监控系统，同时减少电能传输过程中的安全问题。
-
公开(公告)号：CN108696307A
公开(公告)日：2018-10-23
申请号：CN201810440937.9
申请日：2018-05-10
申请人： 佛山市顺德区中山大学研究院 , 广东顺德中山大学卡内基梅隆大学国际联合研究院 , 中山大学
IPC分类号： H04B7/06 , H04B17/391
CPC分类号： H04B7/0617 , H04B17/391
摘要： 本发明公开了一种适用于信道不确定下的最大能量传输波束形成方法，在对发射机的信道状态信息不完全认知的情况下，以接收能量最大化为优化目标，设计出一种最优波束形成方案，不仅可以保证信息传输的目标速率，还能最大可能的获得接收能量，有效提高系统的性能和抗干扰能力，同时通过将复杂的模型转换成已于求解的凸性半定规划模型，减少了运算的复杂性。
-
公开(公告)号：CN109933549A
公开(公告)日：2019-06-25
申请号：CN201910092204.5
申请日：2019-01-30
申请人： 中山大学
摘要： 本发明涉及一种适用于RISC-V处理器的中断控制器。本发明的中断控制器使用AHB-Lite协议与处理器之间进行通信，能够接收多种形式的中断，利用比较器对有中断请求的中断源进行比较，选出请求响应优先级最大的那个中断源，然后对处理器发出中断通知；中断控制器支持中断嵌套，能根据中断源的嵌套优先级在处理器执行中断的过程中继续向处理器发出中断通知，从而让嵌套优先级更高的任务得到快速的响应；中断控制器有多项可配置的寄存器，方便使用者根据实际需求动态地改变中断控制器的功能。本发明所述的中断控制器适合用来管理RISC-V处理器的外部中断信号，有较强的灵活性和扩展性。
-
公开(公告)号：CN110007961B
公开(公告)日：2023-07-18
申请号：CN201910104636.3
申请日：2019-02-01
申请人： 中山大学
IPC分类号： G06F9/30 , G06N3/063 , G06N3/0464
摘要： 本发明公开了一种基于RISC‑V的边缘计算硬件架构,包括：基于RISC‑V指令集的边缘计算控制器，用于实现对CNN硬件加速器的控制，对CNN硬件加速器运算的结果进行处理；一种通信协议接口，实现了基于RISC‑V的控制器与CNN硬件加速器之间的数据通信；CNN硬件加速器，用于实现对指定存储器中的数据进行卷积处理，将CNN加速器运算后的结果发送给控制器。本公开的技术方案借助RISC‑V指令集的开放免费，简洁和模块化的特点，解决了在边缘计算设备端对设备的低功耗，低面积和低成本的高需求问题，同时由于RISC‑V指令集具有独立扩展性和良好的向后兼容性，将基于RISC‑V指令集设计的处理器应用在移动边缘设备端可以解决传统的MCU由于编程性的限制而无法进行轻量级人工智能处理的问题。
-
公开(公告)号：CN109933332B
公开(公告)日：2022-07-05
申请号：CN201910182123.4
申请日：2019-03-11
申请人： 中山大学
IPC分类号： G06F8/41
摘要： 本发明公开了一种应用于敏捷芯片开发的硬件编译系统。在此硬件编译器系统下，实现了全自动编译过程，可将高抽象级别和高重用性的硬件描述语言转换为底层的Verilog结构。本发明相比于传统的编译器，本发明的输入为更高层次、更抽象化和更高度参数化的硬件描述语言，可以大大减少项目中重复代码，提升开发效率和代码的可读性、可维护性。本发明的输出为可综合的Verilog结构，可翻译成由与、或、非门等基本逻辑单元组成的门级连接，输出门级网表文件。
-
公开(公告)号：CN110007961A
公开(公告)日：2019-07-12
申请号：CN201910104636.3
申请日：2019-02-01
申请人： 中山大学
摘要： 本发明公开了一种基于RISC-V的边缘计算硬件架构,包括：基于RISC-V指令集的边缘计算控制器，用于实现对CNN硬件加速器的控制，对CNN硬件加速器运算的结果进行处理；一种通信协议接口，实现了基于RISC-V的控制器与CNN硬件加速器之间的数据通信；CNN硬件加速器，用于实现对指定存储器中的数据进行卷积处理，将CNN加速器运算后的结果发送给控制器。本公开的技术方案借助RISC-V指令集的开放免费，简洁和模块化的特点，解决了在边缘计算设备端对设备的低功耗，低面积和低成本的高需求问题，同时由于RISC-V指令集具有独立扩展性和良好的向后兼容性，将基于RISC-V指令集设计的处理器应用在移动边缘设备端可以解决传统的MCU由于编程性的限制而无法进行轻量级人工智能处理的问题。
-
公开(公告)号：CN109933549B
公开(公告)日：2022-04-05
申请号：CN201910092204.5
申请日：2019-01-30
申请人： 中山大学
摘要： 本发明涉及一种适用于RISC‑V处理器的中断控制器。本发明的中断控制器使用AHB‑Lite协议与处理器之间进行通信，能够接收多种形式的中断，利用比较器对有中断请求的中断源进行比较，选出请求响应优先级最大的那个中断源，然后对处理器发出中断通知；中断控制器支持中断嵌套，能根据中断源的嵌套优先级在处理器执行中断的过程中继续向处理器发出中断通知，从而让嵌套优先级更高的任务得到快速的响应；中断控制器有多项可配置的寄存器，方便使用者根据实际需求动态地改变中断控制器的功能。本发明所述的中断控制器适合用来管理RISC‑V处理器的外部中断信号，有较强的灵活性和扩展性。
-
公开(公告)号：CN109933332A
公开(公告)日：2019-06-25
申请号：CN201910182123.4
申请日：2019-03-11
申请人： 中山大学
IPC分类号： G06F8/41
摘要： 本发明公开了一种应用于敏捷芯片开发的硬件编译系统。在此硬件编译器系统下，实现了全自动编译过程，可将高抽象级别和高重用性的硬件描述语言转换为底层的Verilog结构。本发明相比于传统的编译器，本发明的输入为更高层次、更抽象化和更高度参数化的硬件描述语言，可以大大减少项目中重复代码，提升开发效率和代码的可读性、可维护性。本发明的输出为可综合的Verilog结构，可翻译成由与、或、非门等基本逻辑单元组成的门级连接，输出门级网表文件。
-
公开(公告)号：CN109918130A
公开(公告)日：2019-06-21
申请号：CN201910069403.4
申请日：2019-01-24
申请人： 中山大学
IPC分类号： G06F9/30
摘要： 本发明提供一种具有快速数据旁路结构的四级流水线RISC-V处理器，具有四级流水线结构，当执行非Load指令以外的运算时，进行直接旁路，有效数据流水线变为三级，以加快运算速度。上述结构相比于传统的四级流水线，减少了大部分指令的指令周期以及数据冒险出现的频率，大大提高了处理器的性能。四级流水线结构分别为取指模块、译码模块、执行模块和写回模块。取指模块能根据当前周期从指令存储器中取回的指令以及外部控制信号生成下一条指令的PC；译码模块用于提取出指令的操作码、功能码、源寄存器、目的寄存器和立即数，并从通用寄存器中取值；执行模块负责执行各种算数运算；写回模块用于记录访存指令的信息并将从存储器中读取到的数据写入通用寄存器。
-
-
-
-
-
-
-
-
-
搜索结果
10 条记录 (耗时 0.074 秒)
