公开(公告)号：CN105731362A

公开(公告)日：2016-07-06

申请号：CN201510968124.3

申请日：2015-12-22

Applicant: 佳能株式会社

Inventor： 王诗男 ,  濑户本丰

IPC: B81C1/00 ,  B81B7/00

CPC classification number: G01N29/2406 ,  B06B1/0292 ,  B06B1/0644 ,  B81B3/0086 ,  B81B2201/0271 ,  B81B2207/07 ,  B81C1/00158 ,  G01N29/2418 ,  G01N29/2437 ,  B81C1/00301 ,  B81B7/0006

Abstract: 本发明涉及一种器件的制作方法。包括半导体基板、元件单元、贯通布线和布线部分的电子器件的制作方法包括：在基板的第一表面中形成非贯通的通路孔；在通路孔的内壁上形成第一绝缘膜；从基板的第二表面形成到达通路孔的底部的第一绝缘膜的开口；在开口的底部上形成第二绝缘膜；在通路孔中形成贯通布线；形成与贯通布线电连接的元件单元；从第二表面减小基板的厚度，使得第二表面变得与开口的底部的第二绝缘膜齐平；和在第二绝缘膜上形成与贯通布线电连接的布线部分。

公开(公告)号：CN102812164A

公开(公告)日：2012-12-05

申请号：CN201180014855.4

申请日：2011-06-10

Applicant: 佳能株式会社

Inventor： 王诗男 ,  中村高士 ,  手岛隆行 ,  濑户本丰 ,  渡边信一郎

IPC: C25D5/02 ,  C25D7/00 ,  C25D7/12 ,  G21K1/06 ,  H01L21/768

CPC classification number: C25D5/022 ,  C25D7/123 ,  G21K1/02 ,  G21K2207/005

Abstract: 一种微结构制造方法包括：在Si基板上形成第一绝缘膜；通过去除第一绝缘膜的一部分来露出Si表面；通过从露出的Si表面刻蚀Si基板来形成凹部；在凹部的底部和侧壁上形成第二绝缘膜；通过去除在凹部的底部上形成的第二绝缘膜的至少一部分来形成Si露出表面；以及通过电解镀敷从Si露出表面用金属填充凹部。

公开(公告)号：CN101462692A

公开(公告)日：2009-06-24

申请号：CN200810188516.8

申请日：2008-12-19

Applicant: 佳能株式会社

Inventor： 野口薰 ,  堀田薰央 ,  虎岛和敏 ,  濑户本丰

IPC: B81C1/00 ,  B81B3/00 ,  G02B26/08 ,  G01P15/097 ,  G01P3/44 ,  C23F1/02 ,  H01L21/308

CPC classification number: B81C1/00404

Abstract: 提供一种基于各向异性蚀刻制造结构的方法，包括：用于在单晶硅基片上形成基础蚀刻掩模和校正蚀刻掩模的掩模形成步骤，所述基础蚀刻掩模对应于目标形状，所述校正蚀刻掩模具有连接到所述基础蚀刻掩模的接合部；以及用于通过基于各向异性蚀刻方法蚀刻所述硅基片而形成所述目标形状的目标形状形成步骤；其中，在所述掩模形成步骤中，至少在所述校正蚀刻掩模的接合部的一部分中形成低强度部分，在所述低强度部分中机械强度局部降低。还提供一种具有蚀刻掩模的硅基片。