-
公开(公告)号:CN113725292A
公开(公告)日:2021-11-30
申请号:CN202110792612.9
申请日:2021-07-14
申请人: 全球能源互联网研究院有限公司 , 国网山东省电力公司电力科学研究院 , 国家电网有限公司
IPC分类号: H01L29/739 , H01L29/06 , H01L29/36 , H01L21/331
摘要: 本发明提供一种具有低导通电压高抗闩锁能力的IGBT及其制备方法,在有源区沟槽栅之间设置分离的沟槽,沟槽可以在击穿特性,可靠性和关断损耗无明显变化的情况下允许载流子存储层有更高的掺杂,进一步降低导通电压,实现导通电压和关断损耗折中的提升;沟槽有助于将耗尽区和电势推入更深的衬底中,远离沟槽底端,降低沟槽底端电场强度,提高击穿特性,降低了与沟槽底部的高电场相关联的可靠性的影响,如热电载流子退化或者时间相关的介电击穿;在分离沟槽中间设置浅凹槽P+发射区,提高抗闩锁能力,提高器件安全工作区。
-
公开(公告)号:CN113097287A
公开(公告)日:2021-07-09
申请号:CN201911333532.6
申请日:2019-12-23
申请人: 全球能源互联网研究院有限公司 , 国网山东省电力公司电力科学研究院 , 国家电网有限公司
IPC分类号: H01L29/06 , H01L21/331 , H01L29/739
摘要: 本发明提供一种IGBT芯片终端结构及IGBT芯片终端结构制作方法,在N型衬底(1)的正面内部形成P型场限环(2)和镇流电阻区(3);在P型场限环(2)和镇流电阻区(3)正面形成氧化层;在氧化层的正面形成正面金属层(9),并在N型衬底(1)的背面形成背面结构,镇流电阻区(3)能够避免空穴电流集中和动态闩锁的发生,从而避免IGBT芯片在关断过程中烧毁失效,同时降低终端结构对应背面的P型集电区(11)的掺杂浓度,降低在IGBT芯片关断过程中的空穴电流密度,进一步提高IGBT芯片的抗动态闩锁能力和过电流关断能力。本发明还通过减小场板台阶处的刻蚀角度实现电场强度的降低,提高IGBT芯片在阻断态时的可靠性。
-
公开(公告)号:CN107658260A
公开(公告)日:2018-02-02
申请号:CN201710674475.2
申请日:2017-08-08
申请人: 全球能源互联网研究院有限公司 , 国家电网公司 , 国网山东省电力公司电力科学研究院
IPC分类号: H01L21/762
CPC分类号: H01L21/76224 , H01L21/76237
摘要: 本发明提供了一种在基板上形成绝缘沟槽方法及半导体器件,其中,方法包括:在基板表面待形成所述绝缘沟槽的区域中形成绝缘层,可以作为绝缘沟槽的底部,具体的厚度可以根据器件类型和使用要求进行相应的调整,在基板表面行成绝缘层比较容易实现,而且厚度和区域范围比较容易控制,再在基板形成外延层,外延层的结构可以根据半导体器件类型决定,再在外延层上形成开口暴露出绝缘层,由此可以形成绝缘沟槽,相较于现有技术,不仅可以实现控制沟槽底部的绝缘层底部厚度,改善电场分布,实现不需要额外的设备和工艺,实现过程以及实现工艺简单。
-
公开(公告)号:CN113097298A
公开(公告)日:2021-07-09
申请号:CN202110354871.3
申请日:2021-03-30
申请人: 全球能源互联网研究院有限公司 , 国网山西省电力公司电力科学研究院 , 国家电网有限公司
IPC分类号: H01L29/739 , H01L29/45 , H01L29/10 , H01L23/48 , H01L21/331
摘要: 一种绝缘栅双极型晶体管及其制备方法,绝缘栅双极型晶体管包括:半导体层,半导体层包括漂移区和位于漂移区顶部的阱区;栅极结构,栅极结构贯穿阱区且延伸至漂移区中,栅极结构具有相对的第一侧和第二侧;发射掺杂区,位于栅极结构的第一侧的阱区中部分顶部区域且与栅极结构邻接,发射掺杂区的导电类型和阱区的导电类型相反;所述栅极结构的第二侧的部分阱区中的凹槽;位于凹槽底部阱区中的欧姆接触区,欧姆接触区与栅极结构的第二侧的部分侧壁接触,欧姆接触区的导电类型和阱区的导电类型相同。绝缘栅双极型晶体管在保证阈值电压较小的同时能增强抗栓锁效应的能力。
-
公开(公告)号:CN111682062A
公开(公告)日:2020-09-18
申请号:CN202010594130.8
申请日:2020-06-24
申请人: 全球能源互联网研究院有限公司 , 国网山西省电力公司电力科学研究院 , 国家电网有限公司
IPC分类号: H01L29/06 , H01L29/739 , H01L21/331
摘要: 本发明提供一种IGBT器件的背面结构及其制备方法、IGBT器件,通过将缓冲层中与IGBT器件的有源区对应的区域设置为第一激活效率缓冲区,与IGBT器件的终端区对应的区域设置为第二激活效率缓冲区,且第二激活效率缓冲区的激活率大于第一激活效率缓冲区的激活效率,从而降低了终端区的空穴注入效率;IGBT器件芯片过流关断时,终端区注入的空穴在IGBT关断时都要通过主结进行收集,从而降低了有源区边缘主结处的电流集中现象,提高了器件的过流关断性能。
-
公开(公告)号:CN114156338A
公开(公告)日:2022-03-08
申请号:CN202111487931.5
申请日:2021-12-07
申请人: 全球能源互联网研究院有限公司 , 国家电网有限公司 , 国网安徽省电力有限公司电力科学研究院
IPC分类号: H01L29/739 , H01L29/06 , H01L21/331
摘要: 本发明提供一种绝缘栅双极型晶体管及其制备方法。所述绝缘栅双极型晶体管包括:漂移层;位于所述漂移层一侧的集电层,所述集电层的导电类型与所述漂移层的导电类型相反;位于所述漂移层和所述集电层之间的缓冲层,所述缓冲层的导电类型与所述漂移层的导电类型相同,且所述缓冲层的掺杂浓度高于所述漂移层的掺杂浓度;在所述缓冲层的内部设置有浮置层,所述浮置层的导电类型与所述缓冲层的导电类型相反。所述缓冲层与所述浮置层的界面处形成结势垒,阻碍载流子的扩散,改变了绝缘栅双极型晶体管集电极一侧的载流子分布,降低了发射极漏电流,提高了绝缘栅双极型晶体管的正向击穿电压。
-
公开(公告)号:CN112103330A
公开(公告)日:2020-12-18
申请号:CN201910521437.2
申请日:2019-06-17
申请人: 全球能源互联网研究院有限公司 , 国网湖北省电力有限公司 , 国家电网有限公司
IPC分类号: H01L29/06 , H01L29/739 , H01L29/861
摘要: 本发明提出了一种功率器件背面多峰值缓冲层结构、IGBT芯片和FRD芯片,功率器件背面多峰值缓冲层结构包括:N型半导体衬底材料(100)、功率器件背面的表面界限(101)和设置于N型半导体衬底材料(100)和表面界限(101)之间的缓冲层;缓冲层包括:至少由两次离子注入形成的N型掺杂区域,本发明提供的背面多峰值缓冲层结构、IGBT芯片和FRD芯片,减少了功率器件的加工工艺整体热过程,大大提高了器件可靠性。
-
公开(公告)号:CN113097298B
公开(公告)日:2024-09-17
申请号:CN202110354871.3
申请日:2021-03-30
申请人: 全球能源互联网研究院有限公司 , 国网山西省电力公司电力科学研究院 , 国家电网有限公司
IPC分类号: H01L29/739 , H01L29/45 , H01L29/10 , H01L23/48 , H01L21/331
摘要: 一种绝缘栅双极型晶体管及其制备方法,绝缘栅双极型晶体管包括:半导体层,半导体层包括漂移区和位于漂移区顶部的阱区;栅极结构,栅极结构贯穿阱区且延伸至漂移区中,栅极结构具有相对的第一侧和第二侧;发射掺杂区,位于栅极结构的第一侧的阱区中部分顶部区域且与栅极结构邻接,发射掺杂区的导电类型和阱区的导电类型相反;所述栅极结构的第二侧的部分阱区中的凹槽;位于凹槽底部阱区中的欧姆接触区,欧姆接触区与栅极结构的第二侧的部分侧壁接触,欧姆接触区的导电类型和阱区的导电类型相同。绝缘栅双极型晶体管在保证阈值电压较小的同时能增强抗栓锁效应的能力。
-
公开(公告)号:CN110571270A
公开(公告)日:2019-12-13
申请号:CN201910870940.9
申请日:2019-09-16
申请人: 全球能源互联网研究院有限公司 , 国网山西省电力公司 , 国家电网有限公司
IPC分类号: H01L29/739 , H01L21/331
摘要: 本发明公开一种沟槽栅型IGBT器件及其制备方法、装置,其中,沟槽栅型IGBT器件,包括沟槽栅结构,其第四功能区层位于第三功能区层与第一电极之间,在第三功能区层上设置有第二功能区层,在第二功能区层的内部成型第一功能区层、第三电极、第一电极层和第二电极层,在第二电极上成型介质层,介质层位于第二电极与第三电极之间,第三电极的一端面与介质层接触,第三电极的另一端面和侧壁区域被第一电极层包围,第二电极层与介质层平行且与沟槽栅结构的底部区域接触,第一功能区层分别与第二电极和介质层接触且设置在沟槽栅结构的两侧,以及在沟槽栅结构设置第二电极层可使得沟槽栅型IGBT器件的反向传输电容得到有效降低。
-
公开(公告)号:CN112652657A
公开(公告)日:2021-04-13
申请号:CN201910959594.1
申请日:2019-10-10
申请人: 全球能源互联网研究院有限公司 , 国网山西省电力公司电力科学研究院 , 国家电网有限公司
IPC分类号: H01L29/739 , H01L29/423
摘要: 本发明提供了一种沟槽栅型IGBT结构,所述IGBT结构包括:N型参杂发射区(11)、所述P型掺杂深结区(10)、多晶硅假栅极结构(7);所述多晶硅假栅极结构(7)与所述N型参杂发射区(11)相连,且所述多晶硅假栅极结构(7)的底部插入所述P型掺杂深结区(10)。本发明通过增加多晶硅假栅极结构(7),降低PNP分量,增强电导调制效应,降低芯片的饱和压降,同时多晶硅假栅极结构(7)与背面金属电极(4)距离近,并与N型掺杂发射区(11)相连,可以有效降低沟槽栅型IGBT芯片元胞区域的传输电容,从而降低IGBT芯片的动态损耗,提升整体性能。
-
-
-
-
-
-
-
-
-