公开(公告)号：CN111682062A

公开(公告)日：2020-09-18

申请号：CN202010594130.8

申请日：2020-06-24

申请人： 全球能源互联网研究院有限公司 ,  国网山西省电力公司电力科学研究院 ,  国家电网有限公司

发明人： 李立 ,  金锐 ,  王耀华 ,  董少华 ,  刘江 ,  高明超 ,  吴军民

IPC分类号： H01L29/06 ,  H01L29/739 ,  H01L21/331

摘要： 本发明提供一种IGBT器件的背面结构及其制备方法、IGBT器件，通过将缓冲层中与IGBT器件的有源区对应的区域设置为第一激活效率缓冲区，与IGBT器件的终端区对应的区域设置为第二激活效率缓冲区，且第二激活效率缓冲区的激活率大于第一激活效率缓冲区的激活效率，从而降低了终端区的空穴注入效率；IGBT器件芯片过流关断时，终端区注入的空穴在IGBT关断时都要通过主结进行收集，从而降低了有源区边缘主结处的电流集中现象，提高了器件的过流关断性能。

公开(公告)号：CN112002635A

公开(公告)日：2020-11-27

申请号：CN202010749798.5

申请日：2020-07-30

申请人： 全球能源互联网研究院有限公司 ,  国网山西省电力公司电力科学研究院 ,  国家电网有限公司

发明人： 吴军民 ,  王耀华 ,  高明超

IPC分类号： H01L21/28 ,  H01L21/308 ,  H01L29/423

摘要： 本发明提供一种沟槽型器件沟槽栅制备方法以及沟槽型器件沟槽栅，在衬底(10)上生长掩膜层，并刻蚀掩膜层形成开口(41)；采用湿法刻蚀工艺刻蚀开口(41)处的掩膜层，之后刻蚀衬底(10)形成沟槽(40)和沟槽(40)顶部的削切面；去除掩膜层，并在沟槽(40)侧壁、削切面以及衬底(10)的正面依次生长栅极氧化层(50)和栅极(60)，通过形成沟槽(40)和沟槽(40)顶部的削切面，避免沟槽顶部形成尖角，提高了削切面处的击穿电压，提高了沟槽型器件的击穿电压，大大降低了沟槽型器件被击穿而失效的概率，延长了沟槽型器件的寿命，节省成本。

公开(公告)号：CN112652657A

公开(公告)日：2021-04-13

申请号：CN201910959594.1

申请日：2019-10-10

申请人： 全球能源互联网研究院有限公司 ,  国网山西省电力公司电力科学研究院 ,  国家电网有限公司

发明人： 金锐 ,  李立 ,  和峰 ,  赵哿 ,  王耀华 ,  刘江 ,  高明超 ,  吴军民 ,  潘艳 ,  白鹭 ,  李冠良

IPC分类号： H01L29/739 ,  H01L29/423

摘要： 本发明提供了一种沟槽栅型IGBT结构，所述IGBT结构包括：N型参杂发射区(11)、所述P型掺杂深结区(10)、多晶硅假栅极结构(7)；所述多晶硅假栅极结构(7)与所述N型参杂发射区(11)相连，且所述多晶硅假栅极结构(7)的底部插入所述P型掺杂深结区(10)。本发明通过增加多晶硅假栅极结构(7)，降低PNP分量，增强电导调制效应，降低芯片的饱和压降，同时多晶硅假栅极结构(7)与背面金属电极(4)距离近，并与N型掺杂发射区(11)相连，可以有效降低沟槽栅型IGBT芯片元胞区域的传输电容，从而降低IGBT芯片的动态损耗，提升整体性能。

公开(公告)号：CN116190442A

公开(公告)日：2023-05-30

申请号：CN202111433944.4

申请日：2021-11-29

申请人： 全球能源互联网研究院有限公司 ,  国家电网有限公司

发明人： 桑玲 ,  杨霏 ,  吴军民 ,  牛喜平 ,  张文婷 ,  安运来

IPC分类号： H01L29/78 ,  H01L21/336 ,  H01L21/265 ,  H01L21/266

摘要： 本发明涉及半导体技术领域，提供一种半导体功率器件及其制备方法，其中，该半导体功率器件包括半导体层、源极、栅极、半导体区域、阱区和JFET区，所述JFET区形成在两个阱区之间的所述半导体层内，且所述JFET区具有与栅极交叠的部分，所述JFET区内的离子掺杂浓度为1E16‑1E18cm‑3，所述JFET区与所述半导体层的导电类型相同。本发明通过在阱区之间的半导体层内形成JFET区，该JFET区具有与栅极交叠的部分，其中交叠部分的面积可以用于改变器件的正向导通电阻和栅端的MOS电容，从而实现对栅控半导体功率器件的正向导通特性以及开关时间和开关损耗等开关特性的调制。

公开(公告)号：CN116106592A

公开(公告)日：2023-05-12

申请号：CN202111333394.9

申请日：2021-11-11

申请人： 全球能源互联网研究院有限公司 ,  国家电网有限公司

发明人： 杜泽晨 ,  杨霏 ,  吴军民

IPC分类号： G01R1/073 ,  G01R31/28

摘要： 本发明提供一种探针台及IGBT芯片测试系统，探针台包括：导电载台，导电载台适于承载IGBT芯片且与IGBT芯片的集电极接触；绝缘支撑件，绝缘支撑件位于导电载台的侧部；绝缘升降件，绝缘升降件与导电载台相对设置并适于沿着绝缘支撑件作升降运动；探针组件，探针组件包括相互间隔的栅极探针和发射极探针，栅极探针的一端和发射极探针的一端分别贯穿绝缘升降件，栅极探针的相对端适于与IGBT芯片的栅极接触，发射极探针的相对端适于与IGBT芯片的发射极接触。探针台能够直接对IGBT芯片进行动态特性测试，避免了对IGBT芯片封装带来的寄生参数，提高了动态特性测试的结果的准确性。同时，还避免了对IGBT芯片进行封装，节约了封装成本。

公开(公告)号：CN111912538B

公开(公告)日：2022-06-28

申请号：CN202010670448.X

申请日：2020-07-13

申请人： 全球能源互联网研究院有限公司 ,  国家电网有限公司 ,  国网湖北省电力有限公司

发明人： 张雷 ,  陈中圆 ,  李尧圣 ,  李翠 ,  杨晓亮 ,  吴军民

IPC分类号： G01K1/14 ,  H01L23/34

摘要： 本发明提供了一种压接型半导体器件、压接子模块以及弹性测温封装组件，压接型半导体器件包括若干个压接子模块，弹性测温封装组件与芯片组件相贴合，用于对芯片测温，其包括用于与芯片组件贴合测温的测温探头、用于固定测温探头的探头固定件，以及套设于探头固定件外的限位套筒，探头固定件滑动设于限位套筒内，限位套筒的顶端可与芯片组件抵接，限位套筒内设有弹性件。测温探头可以直接与芯片组件相贴合，从而实现接触式测温，实现了对压接型半导体器件内部芯片的直观和有效的测温，满足压接型半导体器件的测温需要，并且准确度较高、使用面积较广、计算方式较简单以及电绝缘性好，不易受到外部环境的干扰。

公开(公告)号：CN112582460A

公开(公告)日：2021-03-30

申请号：CN201910937911.X

申请日：2019-09-30

申请人： 全球能源互联网研究院有限公司 ,  国网浙江省电力有限公司 ,  国家电网有限公司

发明人： 查祎英 ,  金锐 ,  董少华 ,  王耀华 ,  桑玲 ,  吴军民 ,  潘艳

IPC分类号： H01L29/06 ,  H01L29/423 ,  H01L29/739 ,  H01L21/28 ,  H01L21/331

摘要： 本发明提供了一种半导体器件单元及其制作方法及形成器件，其特征在于，所述单元包括：具有两种掺杂特性半导体材料层堆叠而成的层叠层、栅控制结构和绝缘钝化层(31)；所述层叠层为凸台结构，上底面小于下底面，所述凸台侧面具有正斜角或直角结构；所述绝缘钝化层(31)设置于所述层叠层的侧面，且配合所述正斜角或直角结构与所述层叠层构成立方体结构；所述栅控制结构设置在所述绝缘钝化层(31)和所述层叠层之间。本发明可以实现受力面平整、受力均匀、绝缘栅受力小，可实现大面积互联。

公开(公告)号：CN111952173A

公开(公告)日：2020-11-17

申请号：CN202010632701.2

申请日：2020-07-01

申请人： 全球能源互联网研究院有限公司 ,  国家电网有限公司 ,  国网福建省电力有限公司

发明人： 查祎英 ,  张文婷 ,  安运来 ,  杨霏 ,  夏经华 ,  田丽欣 ,  桑玲 ,  田亮 ,  牛喜平 ,  罗松威 ,  吴军民

IPC分类号： H01L21/331 ,  H01L29/08 ,  H01L29/739

摘要： 本发明提供一种基于外延工艺制备的方法及SiC IGBT，在SiC衬底表面依次形成N+缓冲层、N-漂移层和N型载流子阻挡层，去除SiC衬底且对N+缓冲层进行抛光处理，采用外延工艺在N+缓冲层表面形成P+集电层；在N型载流子阻挡层表面形成栅极和发射极，并在P+集电层表面形成集电极，在N+缓冲层表面形成P+集电层后，无需再进行减薄工艺处理，减少了碎片概率，大大降低了生产成本；本发明在N+缓冲层表面形成P+集电层，得到的P+集电层掺杂浓度高，制备出的SiC IGBT损耗小，提高了SiC IGBT的导通特性，且采取的工艺与常规制备SiC IGBT的工艺兼容，提高工艺处理过程中的良品率。

公开(公告)号：CN111312586A

公开(公告)日：2020-06-19

申请号：CN202010106956.5

申请日：2020-02-20

申请人： 全球能源互联网研究院有限公司 ,  国网浙江省电力有限公司 ,  国家电网有限公司

发明人： 桑玲 ,  夏经华 ,  查祎英 ,  王耀华 ,  金锐 ,  姜春艳 ,  杨霏 ,  赛朝阳 ,  吴军民

IPC分类号： H01L21/265 ,  H01L21/04 ,  H01L21/67

摘要： 本发明公开了一种提高p型掺杂离子注入准确度的方法。本发明包括初步确定仿真值、根据仿真值进行离子注入、对仿真值进行校准；重复上述对仿真值进行校准的步骤，确定最终离子注入能量和剂量以获得最接近目标值的实际注入值。本发明记载了相应的缩小离子注入目标值与实际注入值之间偏差的方法，通过多次对注入碳化硅外延层的p型掺杂离子的仿真值进行校准，进而使碳化硅器件的离子注入的实际注入值与目标值更加接近，以加快器件的研制。

公开(公告)号：CN110581181A

公开(公告)日：2019-12-17

申请号：CN201910908017.X

申请日：2019-09-24

申请人： 全球能源互联网研究院有限公司 ,  国网山东省电力公司 ,  国家电网有限公司

发明人： 姜春艳 ,  吴昊 ,  田亮 ,  吴军民 ,  潘艳

IPC分类号： H01L29/872 ,  H01L29/06 ,  H01L21/04

摘要： 本发明提供的一种肖特基二极管及其制备方法，其中所述肖特基二极管包括基底，以及若干P型结，其包括相对设置的第一端部和第二端部，且所述P型结嵌插设置于所述基底内以使所述第二端部位于所述基底内，相邻P型结间隔设置；连接所述第一端部和第二端部且位于P型结侧面上的连线为光滑的弧线。通过连接所述第一端部和第二端部且位于P型结侧面上的连线为光滑的弧线的结构，使得注入P型结边缘的电场强度更加均匀，进一步提高碳化硅肖特基二极管芯片的反向耐压以及可靠性。