公开(公告)号：CN1763931A

公开(公告)日：2006-04-26

申请号：CN200410085790.4

申请日：2004-10-22

申请人： 力晶半导体股份有限公司

发明人： 王进忠 ,  杜建志 ,  郭兆玮 ,  黄正同 ,  毕嘉慧

IPC分类号： H01L21/8247 ,  H01L27/115

摘要： 一种快闪存储单元，主要包括第一导电型基底、栅极堆栈结构、第一导电型源极/漏极区、金属硅化物层、层间介电层以及接触插塞。其中，第一导电型基底上已形成有第二导电型浅井区。金属硅化物层配置在第一导电型漏极区内，而接触插塞则形成于层间介电层中，并与第一导电型漏极区内的金属硅化物层电连接，以降低接触插塞与第一导电型漏极区与第二导电型浅井区之间的电阻值，进而提高快闪存储单元的读取速度与效能。

公开(公告)号：CN1309053C

公开(公告)日：2007-04-04

申请号：CN200410031216.0

申请日：2004-03-26

申请人： 力晶半导体股份有限公司

发明人： 王进忠 ,  杜建志 ,  毕嘉慧

IPC分类号： H01L21/8246 ,  H01L27/112

摘要： 本发明公开一种闪速存储器的制造方法，此方法包括：先提供衬底，且此衬底中包括有多个元件隔离结构以定义出有源区，且此有源区的衬底上依序形成有穿隧介电层与掩模层。然后，于衬底上形成牺牲层。之后，对此牺牲层进行光刻工艺，以保留下位于这些元件隔离结构上的牺牲层。继之，在移除掩模层后，于衬底上形成导体层。接着，移除部分的导体层直到暴露出牺牲层的顶部。之后，在移除牺牲层后，于衬底上形成栅极间介电层。然后，在于栅极间介电层上形成控制栅极后，于控制栅极两侧的衬底中形成源极区与漏极区。

公开(公告)号：CN1677678A

公开(公告)日：2005-10-05

申请号：CN200410033268.1

申请日：2004-03-29

申请人： 力晶半导体股份有限公司

发明人： 王进忠 ,  杜建志 ,  宋达 ,  徐震球

IPC分类号： H01L27/115 ,  H01L27/105 ,  H01L21/8239 ,  H01L21/8247 ,  G11C16/04

摘要： 一种快闪存储单元，此存储单元是由p型基底、设置于p型基底中的深n型井区、设置于p型基底上的堆栈栅极结构，此堆栈栅极结构由p型基底起依序为穿隧氧化层、浮置栅极、栅间介电层、控制栅极与顶盖层、分别设置于堆栈栅极结构两侧的p型基底中的源极区与漏极区、设置于堆栈栅极结构侧壁的间隙壁、设置于深n型井区中，且从漏极区延伸至堆栈栅极结构下方并与源极区相邻的p型口袋掺杂区、贯穿漏极区与p型口袋掺杂区的结的p型掺杂区，且p型掺杂区与该间隙壁相距一距离及设置于漏极区上并电性连接p型掺杂区的接触窗所构成。

公开(公告)号：CN1674261A

公开(公告)日：2005-09-28

申请号：CN200410031578.X

申请日：2004-03-25

申请人： 力晶半导体股份有限公司

发明人： 王进忠 ,  杜建志 ,  毕嘉慧

IPC分类号： H01L21/8247 ,  H01L21/46 ,  H01L21/28

摘要： 一种闪速存储器的制造方法，此方法先提供衬底，此衬底包括有多个元件隔离结构以定义出有源区，且有源区的衬底上依序形成有穿隧介电层与掩模层。接着，移除每一个元件隔离结构的一部分，以形成多个沟槽。然后，于衬底上形成介电层，以覆盖掩模层与这些沟槽的表面。继之，在于这些沟槽内填入牺牲层后，以牺牲层为自行对准掩模，移除部分的介电层。接着，移除掩模层，以暴露出穿隧介电层。然后，于衬底上形成导体层。之后，移除部分的导体层直到暴露出牺牲层的顶部。继之，在移除牺牲层后，于衬底上形成栅极间介电层。然后，在于栅极间介电层上形成控制栅极后，于控制栅极两侧的衬底中形成源极区与漏极区。

公开(公告)号：CN1674257A

公开(公告)日：2005-09-28

申请号：CN200410031239.1

申请日：2004-03-26

申请人： 力晶半导体股份有限公司

发明人： 王进忠 ,  洪至伟 ,  宋达 ,  杜建志 ,  黄明山

IPC分类号： H01L21/8239 ,  H01L21/8246 ,  H01L21/8247 ,  H01L27/105 ,  H01L27/112 ,  H01L27/115

摘要： 本发明公开了一种快闪存储器结构及其制作方法。首先提供一具有一P型浅掺杂区的衬底，并于衬底表面形成至少一堆叠栅极，且堆叠栅极包含有一隧穿氧化层、一浮动栅极、一ONO层及一控制栅极，接着于堆叠栅极侧边的衬底中形成一P型深掺杂区，随后氧化浮动栅极与控制栅极的边缘部分，以形成一圆弧型绝缘阻障层，最后再于堆叠栅极两侧的衬底中形成一漏极与一源极。

公开(公告)号：CN100356572C

公开(公告)日：2007-12-19

申请号：CN200410033268.1

申请日：2004-03-29

申请人： 力晶半导体股份有限公司

发明人： 王进忠 ,  杜建志 ,  宋达 ,  徐震球

IPC分类号： H01L27/115 ,  H01L27/105 ,  H01L21/8239 ,  H01L21/8247 ,  G11C16/04

摘要： 一种快闪存储单元，此存储单元是由p型基底、设置于p型基底中的深n型阱区、设置于p型基底上的堆叠栅极结构，此堆叠栅极结构由p型基底起依序为穿隧氧化层、浮置栅极、栅间介电层、控制栅极与顶盖层、分别设置于堆叠栅极结构两侧的p型基底中的源极区与漏极区、设置于堆叠栅极结构侧壁的间隙壁、设置于深n型阱区中，且从漏极区延伸至堆叠栅极结构下方并与源极区相邻的p型口袋掺杂区、贯穿漏极区与p型口袋掺杂区的结的p型掺杂区，且p型掺杂区与该间隙壁相距一距离及设置于漏极区上并电性连接p型掺杂区的接触窗所构成。

公开(公告)号：CN100339978C

公开(公告)日：2007-09-26

申请号：CN200410085790.4

申请日：2004-10-22

申请人： 力晶半导体股份有限公司

发明人： 王进忠 ,  杜建志 ,  郭兆玮 ,  黄正同 ,  毕嘉慧

IPC分类号： H01L21/8247 ,  H01L27/115

摘要： 一种快闪存储单元，主要包括第一导电型基底、栅极堆栈结构、第一导电型源极/漏极区、金属硅化物层、层间介电层以及接触插塞。其中，第一导电型基底上已形成有第二导电型浅阱区。金属硅化物层配置在第一导电型漏极区内，而接触插塞则形成于层间介电层中，并与第一导电型漏极区内的金属硅化物层电连接，以降低接触插塞与第一导电型漏极区与第二导电型浅阱区之间的电阻值，进而提高快闪存储单元的读取速度与效能。

公开(公告)号：CN1309055C

公开(公告)日：2007-04-04

申请号：CN200410031578.X

申请日：2004-03-25

申请人： 力晶半导体股份有限公司

发明人： 王进忠 ,  杜建志 ,  毕嘉慧

IPC分类号： H01L21/8247 ,  H01L21/46 ,  H01L21/28

摘要： 一种闪速存储器的制造方法，此方法先提供衬底，此衬底包括有多个元件隔离结构以定义出有源区，且有源区的衬底上依序形成有穿隧介电层与掩模层。接着，移除每一个元件隔离结构的一部分，以形成多个沟槽。然后，于衬底上形成介电层，以覆盖掩模层与这些沟槽的表面。继之，在于这些沟槽内填入牺牲层后，以牺牲层为自行对准掩模，移除部分的介电层。接着，移除掩模层，以暴露出穿隧介电层。然后，于衬底上形成导体层。之后，移除部分的导体层直到暴露出牺牲层的顶部。继之，在移除牺牲层后，于衬底上形成栅极间介电层。然后，在于栅极间介电层上形成控制栅极后，于控制栅极两侧的衬底中形成源极区与漏极区。

公开(公告)号：CN1674260A

公开(公告)日：2005-09-28

申请号：CN200410031216.0

申请日：2004-03-26

申请人： 力晶半导体股份有限公司

发明人： 王进忠 ,  杜建志 ,  毕嘉慧

IPC分类号： H01L21/8246 ,  H01L27/112

摘要： 本发明公开一种闪速存储器的制造方法，此方法包括：先提供衬底，且此衬底中包括有多个元件隔离结构以定义出有源区，且此有源区的衬底上依序形成有穿隧介电层与掩模层。然后，于衬底上形成牺牲层。之后，对此牺牲层进行微影蚀刻工艺，以保留下位于这些元件隔离结构上的牺牲层。继之，在移除掩模层后，于衬底上形成导体层。接着，移除部分的导体层直到暴露出牺牲层的顶部。之后，在移除牺牲层后，于衬底上形成栅极间介电层。然后，在于栅极间介电层上形成控制栅极后，于控制栅极两侧的衬底中形成源极区与漏极区。