公开(公告)号：CN1855432A

公开(公告)日：2006-11-01

申请号：CN200510065585.6

申请日：2005-04-18

申请人： 力晶半导体股份有限公司

发明人： 陈琮珑 ,  郭辉宏 ,  许正源 ,  洪至伟

IPC分类号： H01L21/8239 ,  H01L21/8247

摘要： 一种非挥发性存储器的制造方法，此方法先提供基底，且此基底上已形成有穿隧层与浮置栅极层。然后，于浮置栅极层上形成掩模层，且此掩模层具有开口而暴露出部分的浮置栅极层。接着，移除开口中的部分的浮置栅极层，以使此浮置栅极层表面凹陷。之后，于浮置栅极层上形成栅间介电层。继之，于栅间介电层上形成控制栅极层。然后，移除掩模层以及位于掩模层下方的浮置栅极层以形成另一开口。接着于此开口中填入选择栅极层。

公开(公告)号：CN1674257A

公开(公告)日：2005-09-28

申请号：CN200410031239.1

申请日：2004-03-26

申请人： 力晶半导体股份有限公司

发明人： 王进忠 ,  洪至伟 ,  宋达 ,  杜建志 ,  黄明山

IPC分类号： H01L21/8239 ,  H01L21/8246 ,  H01L21/8247 ,  H01L27/105 ,  H01L27/112 ,  H01L27/115

摘要： 本发明公开了一种快闪存储器结构及其制作方法。首先提供一具有一P型浅掺杂区的衬底，并于衬底表面形成至少一堆叠栅极，且堆叠栅极包含有一隧穿氧化层、一浮动栅极、一ONO层及一控制栅极，接着于堆叠栅极侧边的衬底中形成一P型深掺杂区，随后氧化浮动栅极与控制栅极的边缘部分，以形成一圆弧型绝缘阻障层，最后再于堆叠栅极两侧的衬底中形成一漏极与一源极。

公开(公告)号：CN1591873A

公开(公告)日：2005-03-09

申请号：CN03155542.X

申请日：2003-08-28

申请人： 力晶半导体股份有限公司

发明人： 许正源 ,  洪至伟 ,  吴齐山 ,  黄明山

IPC分类号： H01L27/105 ,  H01L27/115 ,  H01L21/8239 ,  H01L21/8247

摘要： 本发明公开一种快闪存储单元、快闪存储单元阵列及其制造方法。该快闪存储单元阵列由衬底、串接的多个存储单元结构与源极区/漏极区所构成。各个存储单元结构是由设置于衬底上且由衬底起依序为选择栅极介电层、选择栅极与顶盖层所构成的堆栈栅极结构；设置于选择栅极侧壁的间隙壁；设置于堆栈栅极结构一侧，并与堆栈栅极结构相连接的控制栅极；设置于控制栅极与衬底之间的浮置栅极；设置于控制栅极与浮置栅极之间的栅极间介电层；设置于浮置栅极与衬底之间的隧穿介电层与分别设置于存储单元阵列最外侧的控制栅极与堆栈栅极结构一侧的衬底中的源极区/漏极区所构成。

公开(公告)号：CN1538524A

公开(公告)日：2004-10-20

申请号：CN03110476.2

申请日：2003-04-16

申请人： 力晶半导体股份有限公司

发明人： 向华埏 ,  洪至伟 ,  许正源 ,  吴齐山

IPC分类号： H01L27/105 ,  H01L21/8239

摘要： 本发明提供一种分离栅极快闪存储器单元及其制作方法。该分离栅极快闪存储器单元的特征为具有一圆弧形状的浮置栅极及一侧壁子结构的控制栅极。该圆弧形状的浮置栅极于快闪存储器单元进行一数据抹除时可提供稳定的抹除电压，以提高快闪存储器元件可靠度。

公开(公告)号：CN1521853A

公开(公告)日：2004-08-18

申请号：CN03102695.8

申请日：2003-02-14

申请人： 力晶半导体股份有限公司

发明人： 洪至伟 ,  宋达 ,  许正源

IPC分类号： H01L27/115 ,  H01L21/8247

摘要： 一种闪存单元，包括一基底、一选择栅极、一第一型离子掺杂区、一第二型离子浅掺杂区、一第二型离子深掺杂区以及一源极掺杂区。其中，基底具有一堆叠式栅极(stackedgate)；选择栅极形成于基底上并位于堆叠式栅极的一侧；第一型离子掺杂区位于基底中并与选择栅极邻设，以作为闪存单元的漏极；第二型离子浅掺杂区位于堆叠式栅极下方并与第一型离子掺杂区连接；第二型离子深掺杂区位于第一型离子掺杂区周围，并与第二型离子浅掺杂区连接；而源极掺杂区邻设于第二型离子浅掺杂区一侧以作为闪存单元的源极。另外，本发明还揭露一种上述闪存单元的操作方法。

公开(公告)号：CN101567215A

公开(公告)日：2009-10-28

申请号：CN200810095435.3

申请日：2008-04-23

申请人： 力晶半导体股份有限公司

发明人： 翁伟哲 ,  洪至伟 ,  陈政玮

IPC分类号： G11C16/02 ,  G11C16/30 ,  H01L27/115

摘要： 一种与非门型非易失性存储器，具有多条位线与虚拟位线。每一位线与第一选择栅极线、多条字符线及第二选择栅极线的交点对应一个存储单元行，虚拟位线与第一选择栅极线、多条字符线及第二选择栅极线的交点对应一个虚拟存储单元行。源极线设置于多个存储单元行的一侧的基底上，其中由虚拟存储单元行及虚拟位线作为连接源极线的电流通路。

公开(公告)号：CN101399082A

公开(公告)日：2009-04-01

申请号：CN200710161974.8

申请日：2007-09-27

申请人： 力晶半导体股份有限公司

发明人： 黄振浩 ,  洪至伟 ,  陈志远

IPC分类号： G11C16/10

摘要： 本发明提供一种非易失性存储器的编程方法，利用基底热载流子效应进行编程操作。在N型阱区与P型阱区之间施加顺向偏压，使N型阱区内的电子注入P型阱区，之后经由施加于源极区与漏极区的电压所形成的耗尽区加速，再利用在控制栅极与P型阱区之间建立的垂直电场而注入电荷储存层。采用基底热载流子注入效应，使载流子注入电荷储存层，因此所施加的操作电压低，可以节省功耗，并且增进元件可靠性。

公开(公告)号：CN1770455A

公开(公告)日：2006-05-10

申请号：CN200410092213.8

申请日：2004-11-03

申请人： 力晶半导体股份有限公司

发明人： 许正源 ,  洪至伟 ,  宋达

IPC分类号： H01L27/10 ,  H01L27/115 ,  H01L21/8239 ,  H01L21/8247 ,  G11C11/34 ,  G11C16/02

摘要： 一种非挥发性存储器，由基底、多个堆栈栅极结构、间隙壁、多个控制栅极、多个浮置栅极、栅间介电层、穿隧介电层与源极区/漏极区所构成。各堆栈栅极结构从基底起依序为选择栅极介电层、选择栅极与顶盖层。间隙壁位于堆栈栅极结构侧壁。控制栅极位于基底上，填满堆栈栅极结构之间的间隙，且彼此连接在一起。浮置栅极位于堆栈栅极结构之间，且位于控制栅极与基底之间。栅间介电层位于控制栅极与浮置栅极之间。穿隧介电层位于浮置栅极与基底之间。源极区/漏极区分别位于最外侧的两堆栈栅极结构一侧的基底中。

公开(公告)号：CN1674289A

公开(公告)日：2005-09-28

申请号：CN200410031227.9

申请日：2004-03-26

申请人： 力晶半导体股份有限公司

发明人： 陈世昌 ,  许正源 ,  洪至伟

IPC分类号： H01L27/105 ,  H01L27/115 ,  H01L21/8239 ,  H01L21/8247 ,  H01L29/788

摘要： 一种与非门型闪存存储单元列及其制造方法。其存储单元列，包括第一、第二层叠栅极结构；控制、浮置栅极；栅间介电层、隧穿介电层、掺杂区以及源区/漏区。第一层叠栅极结构具有擦除栅极介电层、擦除栅极与覆盖层。第二层叠栅极结构具有选择栅极介电层、选择栅极与覆盖层。控制栅极位于各第一层叠栅极结构之间和各第二层叠栅极结构与相邻的第一层叠栅极结构之间。浮置栅极位于控制栅极与衬底之间，且其具有边缘呈尖角状的下凹表面。而栅间介电层位于控制与浮置栅极之间。隧穿介电层则位于浮置栅极与衬底之间。此外，掺杂区位于第一层叠栅极结构下，而源区/漏区位于除第二层叠栅极结构以外暴露出的衬底中。

公开(公告)号：CN1534785A

公开(公告)日：2004-10-06

申请号：CN03107883.4

申请日：2003-04-01

申请人： 力晶半导体股份有限公司

发明人： 洪至伟 ,  许正源 ,  吴齐山 ,  黄明山

IPC分类号： H01L27/105 ,  H01L21/8239

摘要： 一种快闪存储单元，此存储单元是由基底、栅极结构、源极区、抹除栅极、抹除栅极介电层、选择栅极、选择栅极介电层与漏极区所构成。栅极结构设置于基底上，栅极结构是由穿隧氧化层、浮置栅极、栅间介电层、控制栅极以及间隙壁所构成。源极区设置于栅极结构一侧基底中。抹除栅极设置于栅极结构一侧的源极区上。抹除栅极介电层设置于抹除栅极与源极区之间。选择栅极设置于栅极结构的另一侧。选择栅极介电层设置于选择栅极与基底之间。漏极区设置于选择栅极一侧的基底中。