公开(公告)号：CN116886275A

公开(公告)日：2023-10-13

申请号：CN202310484311.9

申请日：2023-04-28

申请人： 北京微电子技术研究所 ,  北京时代民芯科技有限公司

发明人： 张彦龙 ,  李煜 ,  陈雷 ,  王硕 ,  周婧 ,  庞永江 ,  田春生 ,  周冲 ,  张瑶伟 ,  马筱婧

IPC分类号： H04L9/08

摘要： 本发明属于FPGA安全领域，具体涉及一种FPGA比特流加解密系统安全性评估的方法和装置，旨在解决现有的FPGA芯片存在加密比特流被解析的风险，若无法有效检测，会造成极大的安全性隐患的问题。本发明方法包括：获取加密比特流，作为第一比特流；基于明文比特流中各子功能对应的位置，对第一比特流进行密文修改，得到第二比特流；对第二比特流进行解密，并读取解密后的第二比特流的片段，作为第三比特流；将第三比特流与明文比特流进行比对，根据比对结果得到目标FPGA芯片其对应的比特流加解密系统的安全性。本发明实现了对FPGA芯片中可能被解析的加密比特流的有效检测，即评估，提升了FPGA芯片的安全性。

公开(公告)号：CN117873614A

公开(公告)日：2024-04-12

申请号：CN202311747138.3

申请日：2023-12-18

申请人： 北京时代民芯科技有限公司 ,  北京微电子技术研究所

发明人： 李煜 ,  张彦龙 ,  王硕 ,  陈雷 ,  周婧 ,  庞永江 ,  田春生 ,  王慜 ,  周冲 ,  张瑶伟 ,  马筱婧 ,  杜忠

IPC分类号： G06F9/451 ,  G06F30/34

摘要： 一种FPGA芯片内部资源可视化方法，包括获取FPGA芯片内部的资源信息，然后将获取到的资源信息进行编码，并在开始资源图形绘制时进行解码，然后对资源信息分类，依次设置绘制信息，并转化为同一类型数据，最后对这些数据进行统一渲染，得到芯片资源图像。该方法通过编码和解码的方式降低了在绘制时所使用的数据量，并采用转化为同一类型数据后统一渲染的方式实现所有图形的统一绘制，最终较为精确的绘制了芯片内部各个物理资源的位置和区别，以便于开发人员可以更好的优化电路。