-
公开(公告)号:CN114062740B
公开(公告)日:2025-02-07
申请号:CN202111189327.4
申请日:2021-10-12
Applicant: 北京芯可鉴科技有限公司 , 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司
IPC: G01R1/18
Abstract: 本发明实施例提供一种用于多信号单线进入暗室的滤波装置,属于滤波技术领域。所述装置包括:金属外壳;暗室屏蔽体;所述金属外壳与所述暗室屏蔽体围合构成具有密封腔的箱体结构,所述密封腔内封装有金属沙;所述暗室屏蔽体用于接入包覆有金属屏蔽层的单芯导线并容许剥离金属屏蔽层的所述单芯导线穿过所述密封腔后进入暗室,所述单芯导线的金属屏蔽层断面与所述暗室屏蔽体接触,以通过所述暗室屏蔽体、所述金属外壳及所述金属沙构成的导电平面消耗干扰信号。本发明方案既保证了单芯导线上的各种有用信号顺利进入电波暗室,又防止了其它干扰信号进入电波暗室,满足了同一线路上多种信号进入暗室的相关要求。
-
公开(公告)号:CN114325303A
公开(公告)日:2022-04-12
申请号:CN202111405410.0
申请日:2021-11-24
Applicant: 北京智芯微电子科技有限公司 , 北京芯可鉴科技有限公司 , 国网信息通信产业集团有限公司 , 国家电网有限公司 , 国网福建省电力有限公司电力科学研究院
IPC: G01R31/28
Abstract: 本发明提供一种砷化镓芯片开封方法,属于芯片技术领域。该方法包括如下步骤:S1:打磨砷化镓芯片的目标开封区域至粗糙;S2:将混酸液滴在打磨粗糙的目标开封区域,加热砷化镓芯片使其处于目标温度,自所述目标开封区域发生反应产生棕红色水泡起计时,至反应第一预设时间止,清洗砷化镓芯片;S3:重复执行S2,直至肉眼可见砷化镓芯片表面;S4:将反应时间调整为第二预设时间,重复执行S2,直至所述目标开封区域不再发生反应,清洗砷化镓芯片后完成开封,得到暴露出砷化镓芯片表面电路的芯片。对目标开封区域进行打磨能够去除表面的氧化层及脏污,能够限制反应区域,实现局部开封,利用封装体保护砷化镓衬底,阻止酸液与砷化镓反应。
-
公开(公告)号:CN114325303B
公开(公告)日:2025-02-14
申请号:CN202111405410.0
申请日:2021-11-24
Applicant: 北京智芯微电子科技有限公司 , 北京芯可鉴科技有限公司 , 国网信息通信产业集团有限公司 , 国家电网有限公司 , 国网福建省电力有限公司电力科学研究院
IPC: G01R31/28
Abstract: 本发明提供一种砷化镓芯片开封方法,属于芯片技术领域。该方法包括如下步骤:S1:打磨砷化镓芯片的目标开封区域至粗糙;S2:将混酸液滴在打磨粗糙的目标开封区域,加热砷化镓芯片使其处于目标温度,自所述目标开封区域发生反应产生棕红色水泡起计时,至反应第一预设时间止,清洗砷化镓芯片;S3:重复执行S2,直至肉眼可见砷化镓芯片表面;S4:将反应时间调整为第二预设时间,重复执行S2,直至所述目标开封区域不再发生反应,清洗砷化镓芯片后完成开封,得到暴露出砷化镓芯片表面电路的芯片。对目标开封区域进行打磨能够去除表面的氧化层及脏污,能够限制反应区域,实现局部开封,利用封装体保护砷化镓衬底,阻止酸液与砷化镓反应。
-
公开(公告)号:CN114397562B
公开(公告)日:2022-06-21
申请号:CN202210296257.0
申请日:2022-03-24
Applicant: 北京智芯微电子科技有限公司 , 北京芯可鉴科技有限公司
IPC: G01R31/28
Abstract: 本发明实施例提供一种芯片EMC抗扰度自动测试方法及系统,属于芯片测试技术领域。所述方法包括:获取待测芯片参数信息;基于所述待测芯片参数信息确定芯片的初始测试参数;基于对应的测试参数,进行芯片多轮测试,直到触发预设截止规则,停止芯片测试,输出测试结果;其中,每一轮测试的测试参数为经预设修调规则调整后的测试参数;其中,所述预设截止规则在最新一轮测试的测试结果为不通过的情况下触发。本发明方案不但实现了芯片电磁兼容测试的自动化,还提高了测试方法的智能性,提高了芯片电磁兼容测试的效率。
-
公开(公告)号:CN114065674B
公开(公告)日:2022-04-22
申请号:CN202210046994.5
申请日:2022-01-17
Applicant: 北京智芯微电子科技有限公司 , 北京芯可鉴科技有限公司 , 国网信息通信产业集团有限公司 , 国家电网有限公司 , 国网福建省电力有限公司电力科学研究院
IPC: G06F30/33
Abstract: 本发明实施例提供一种CMOS器件的EOS失效率的预测方法和装置,属于集成电路技术领域。预测方法包括:确定CMOS器件的基础EOS失效率;确定在CMOS器件的全部工艺环节中影响EOS失效率的影响因子;获取针对每一影响因子进行EOS失效率评价的评价结果,并基于该评价结果确定示出影响因子对EOS失效率的影响程度的权重值,其中权重值越大表示影响因子对EOS失效率的影响程度越大;基于基础EOS失效率和各个影响因子对应的权重值,建立针对EOS失效率的预测模型,以得到CMOS器件的EOS失效率的预测值。本发明从CMOS器件各个工艺环节系统性分析,综合考虑影响其EOS失效率的每个影响因素,所得到的EOS失效率的预测值更为精准,从而能够对EOS可靠性预测提供准确的预测依据。
-
公开(公告)号:CN114545139A
公开(公告)日:2022-05-27
申请号:CN202210365325.4
申请日:2022-04-07
Applicant: 北京芯可鉴科技有限公司 , 北京智芯微电子科技有限公司
Abstract: 本发明实施例提供一种测试装置及方法,该测试装置包括:至少一组测试模块,每组测试模块均设有接口,用于接入待测器件;每组测试模块之间为并联连接;设置模块,用于设置所述待测器件的工作温度及输入测试信号至所述测试模块;分析模块,用于根据所述测试模块的输出信号确定所述待测器件的性能参数。该测试装置能够有效评估器件的可靠性。
-
公开(公告)号:CN114397562A
公开(公告)日:2022-04-26
申请号:CN202210296257.0
申请日:2022-03-24
Applicant: 北京智芯微电子科技有限公司 , 北京芯可鉴科技有限公司
IPC: G01R31/28
Abstract: 本发明实施例提供一种芯片EMC抗扰度自动测试方法及系统,属于芯片测试技术领域。所述方法包括:获取待测芯片参数信息;基于所述待测芯片参数信息确定芯片的初始测试参数;基于对应的测试参数,进行芯片多轮测试,直到触发预设截止规则,停止芯片测试,输出测试结果;其中,每一轮测试的测试参数为经预设修调规则调整后的测试参数;其中,所述预设截止规则在最新一轮测试的测试结果为不通过的情况下触发。本发明方案不但实现了芯片电磁兼容测试的自动化,还提高了测试方法的智能性,提高了芯片电磁兼容测试的效率。
-
公开(公告)号:CN114203592A
公开(公告)日:2022-03-18
申请号:CN202111473541.2
申请日:2021-11-29
Applicant: 北京芯可鉴科技有限公司 , 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司
Abstract: 本发明实施例提供一种芯片局部涂覆装置,属于芯片分析处理设备技术领域,所述装置包括:机箱、涂覆装置、载物台和显微镜,所述机箱的一侧开设有涂覆作业口,所述涂覆装置包括涂覆探针,所述涂覆装置安装在所述机箱内部,且所述涂覆探针从所述涂覆作业口伸出至所述机箱外部,所述显微镜和所述载物台固定安装在所述涂覆作业口上下两侧的机箱上,且所述载物台位于所述涂覆作业口的下方,所述显微镜位于所述涂覆作业口的上方。通过涂覆装置在芯片坑洼或层数较少的部位涂覆覆盖材料,利用覆盖材料的遮挡性和粘附性对芯片坑洼或层数较少的部位形成保护膜,以实现在干法刻蚀和湿法刻蚀去层过程中仅将层数多的部位进行去层,使芯片处于同一层次。
-
公开(公告)号:CN114065674A
公开(公告)日:2022-02-18
申请号:CN202210046994.5
申请日:2022-01-17
Applicant: 北京智芯微电子科技有限公司 , 北京芯可鉴科技有限公司 , 国网信息通信产业集团有限公司 , 国家电网有限公司 , 国网福建省电力有限公司电力科学研究院
IPC: G06F30/33
Abstract: 本发明实施例提供一种CMOS器件的EOS失效率的预测方法和装置,属于集成电路技术领域。预测方法包括:确定CMOS器件的基础EOS失效率;确定在CMOS器件的全部工艺环节中影响EOS失效率的影响因子;获取针对每一影响因子进行EOS失效率评价的评价结果,并基于该评价结果确定示出影响因子对EOS失效率的影响程度的权重值,其中权重值越大表示影响因子对EOS失效率的影响程度越大;基于基础EOS失效率和各个影响因子对应的权重值,建立针对EOS失效率的预测模型,以得到CMOS器件的EOS失效率的预测值。本发明从CMOS器件各个工艺环节系统性分析,综合考虑影响其EOS失效率的每个影响因素,所得到的EOS失效率的预测值更为精准,从而能够对EOS可靠性预测提供准确的预测依据。
-
公开(公告)号:CN114062740A
公开(公告)日:2022-02-18
申请号:CN202111189327.4
申请日:2021-10-12
Applicant: 北京芯可鉴科技有限公司 , 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司
IPC: G01R1/18
Abstract: 本发明实施例提供一种用于多信号单线进入暗室的滤波装置,属于滤波技术领域。所述装置包括:金属外壳;暗室屏蔽体;所述金属外壳与所述暗室屏蔽体围合构成具有密封腔的箱体结构,所述密封腔内封装有金属沙;所述暗室屏蔽体用于接入包覆有金属屏蔽层的单芯导线并容许剥离金属屏蔽层的所述单芯导线穿过所述密封腔后进入暗室,所述单芯导线的金属屏蔽层断面与所述暗室屏蔽体接触,以通过所述暗室屏蔽体、所述金属外壳及所述金属沙构成的导电平面消耗干扰信号。本发明方案既保证了单芯导线上的各种有用信号顺利进入电波暗室,又防止了其它干扰信号进入电波暗室,满足了同一线路上多种信号进入暗室的相关要求。
-
-
-
-
-
-
-
-
-