带时间窗的看门狗电路、芯片及电子装置

    公开(公告)号:CN116184912A

    公开(公告)日:2023-05-30

    申请号:CN202310273319.0

    申请日:2023-03-20

    IPC分类号: G05B19/042

    摘要: 本公开涉及电路技术领域,具体涉及一种带时间窗的看门狗电路、芯片及电子装置,所述电路包括:时间窗上限检测模块用于响应于喂狗信号的周期大于或等于时间窗上限,通过时间窗上限检测模块的第二端输出第一检测信号;时间窗下限检测模块用于响应于喂狗信号的周期小于或等于时间窗下限,通过时间窗下限检测模块的第二端输出第二检测信号;复位信号生成模块用于根据第一检测信号和第二检测信号生成逻辑值为0、且复位时长为目标时长的复位信号。在保证监控MCU的运行情况的前提下,可以根据实际需求,配置看门狗电路所产生的复位信号的复位时长和时间窗大小,进而提高了看门狗电路的应用灵活性,且使用范围较为广泛。

    一种异构多核系统及其核间通信方法、芯片和存储介质

    公开(公告)号:CN116028422A

    公开(公告)日:2023-04-28

    申请号:CN202310107157.3

    申请日:2023-02-14

    IPC分类号: G06F15/163 G06F9/54

    摘要: 本发明实施例提供一种异构多核系统及其核间通信方法、芯片和存储介质,属于嵌入式技术领域。异构多核系统包括发送核、接收核和关联于发送核及接收核之间的至少一个内存块,其中内存块被配置有用于存储实时性消息的实时消息区和用于存储非实时性消息的非实时消息区,且核间通信方法包括针对所述发送核:响应于实时性消息被存储至实时消息区而即时生成并向接收核发送中断通知;以及响应于非实时性消息被存储于非实时消息区,基于非实时消息区的存储状态而生成并向接收核发送中断通知。本发明的核间通信方法能够根据消息的实时性进行分类处理,对于实时性高的消息的即时响应,同时对于实时性低的消息延时处理,避免频繁处理操作,减少CPU的负担。

    程序执行方法、装置、电子设备和可读存储介质

    公开(公告)号:CN115373767B

    公开(公告)日:2023-01-20

    申请号:CN202211304456.8

    申请日:2022-10-24

    IPC分类号: G06F9/448 G06F21/57

    摘要: 本公开涉及计算机技术领域,具体涉及一种程序执行方法、装置、电子设备和可读存储介质,所述程序执行方法包括:在root用户中为非root用户创建专用地址,并在专用地址中创建专用地址文件,所述专用地址文件包括所述非root用户的权限信息;在专用地址接收所述非root用户发送的第一消息,所述第一消息中包含第一待执行程序的操作信息;在确定第一消息中包含的操作信息与专用地址文件中的权限信息匹配时,发送第二消息至所述非root用户;在专用地址接收所述非root用户发送的第一待执行程序,将第一待执行程序转换为第二待执行程序;执行第二待执行程序并返回第三消息至所述非root用户,以提高系统安全性。

    线性调频通信系统及其信道估计方法、装置、介质和芯片

    公开(公告)号:CN113746770B

    公开(公告)日:2022-11-11

    申请号:CN202111044240.8

    申请日:2021-09-07

    IPC分类号: H04L27/26

    摘要: 本发明公开了一种线性调频通信系统及其信道估计方法、装置、介质和芯片,其中方法包括以下步骤:根据当前导频符号的信道估计值提前解调下一个导频符号的前后数据符号以获得下一个导频符号的前后数据符号的内容;根据下一个导频符号的内容和下一个导频符号的前后数据符号的内容,调整下一个导频符号的起始位置,从起始位置对下一个导频符号进行信道估计以获得下一个导频符号的信道估计值。由此,基于下一个导频符号的内容以及前后数据符号的内容对下一个导频符号的起始位置进行调整,并根据调整后的起始位置进行信道估计,能够有效提高信道估计性能以及线性调频信号的解调性能。

    SOC芯片单元混合布局方法和系统

    公开(公告)号:CN114925650B

    公开(公告)日:2022-10-21

    申请号:CN202210863596.2

    申请日:2022-07-22

    IPC分类号: G06F30/392 G06F30/32

    摘要: 本发明提供一种SOC芯片单元混合布局方法和系统,属于集成电路版图设计领域。所述方法包括:获取前端网表,根据所述前端网表形成初始布局规划;确定需要混合布局的模块单元;根据所述初始布局规划和需要混合布局的模块单元确定用于限制需要混合布局的模块单元的放置位置的限制框;将需要混合布局的模块单元混合放置在所述限制框内。使用上述方法在布局过程中将同层级的SOC芯片单元混合布局,使得SOC芯片单元的运算时间、功耗以及电磁辐射等物理信息不具有规律性,攻击者无法通过分析物理信息来猜测安全芯片的密钥信息,提升安全芯片防功耗攻击的能力。

    二阶噪声整形逐次逼近型模数转换器及其控制方法

    公开(公告)号:CN114614818A

    公开(公告)日:2022-06-10

    申请号:CN202210157177.7

    申请日:2022-02-21

    IPC分类号: H03M1/08 H03M1/38

    摘要: 本发明实施例提供一种二阶噪声整形逐次逼近型模数转换器及其控制方法,属于模数转换技术领域。所述模数转换器包括:数模转换器DAC电容模块、噪声整形模块、放大器模块,其中噪声整形模块包括误差反馈模块和积分模块,放大器模块用于对DAC电容模块输出的量化误差电压放大处理,误差反馈模块用于对放大器模块放大后的量化误差电压采样,并在下一量化周期将采样的量化误差电压反馈至DAC电容模块;所述积分模块用于对放大器模块放大后的量化误差电压积分处理,并将积分处理后的信号输入给比较器模块的反向放大输入端以用于下一量化周期,其中放大器模块包括前置放大器。其能够减小电路整体尺寸并弥补噪声整形过程中因电荷重分布导致的量化误差电压的衰减。