用于ADC芯片的测试设备及方法
    2.
    发明公开

    公开(公告)号:CN114325301A

    公开(公告)日:2022-04-12

    申请号:CN202111368082.1

    申请日:2021-11-18

    IPC分类号: G01R31/28

    摘要: 本发明实施例提供一种用于ADC芯片的测试设备及方法,属于芯片测试技术领域。所述设备包括:电源变换模块、运算放大器、以及ATE,所述电源变换模块用于将所述ATE的DPS模块输出的单电源电压变换成满足所述运算放大器的驱动电源需求的双电源电压;所述运算放大器用于对所述ATE输出的第一测试信号进行放大以生成第二测试信号,所述第二测试信号满足被测ADC芯片的输入幅度需求;所述被测ADC芯片对所述第二测试信号进行模数转换并将模数转换后的信号输入至所述ATE;以及所述ATE用于基于所述模数转换后的信号获得并输出所述被测ADC芯片的测试参数。所述技术方案能够实现要求高摆幅输入的ADC芯片的测试。另外,具有成本低、体积小、易于编程控制等优点。

    图像传感器封装方法、辅助模具及图像传感器

    公开(公告)号:CN111969000B

    公开(公告)日:2021-02-05

    申请号:CN202011142445.5

    申请日:2020-10-23

    摘要: 本发明提供一种图像传感器封装方法、辅助模具及图像传感器。所述方法包括:将图像传感器裸芯片贴装在临时载板上;使用键合线键合图像传感器裸芯片的焊盘与临时载板上的金属线路层;使用辅助模具压紧图像传感器裸芯片,使得图像传感器裸芯片的感光区域位于第一空间,图像传感器裸芯片的焊盘以及金属线路层位于第二空间,第一空间与第二空间互不连通;向第二空间填充塑封料,实现塑封成型;脱开所述辅助模具,形成图像传感器塑封体;去除图像传感器塑封体底部的临时载板;将滤光玻璃贴装在塑封体上表面,得到封装好的图像传感器。提供一种键合线埋入封装体内的小外形、高可靠性、防溢料和小翘曲的图像传感器封装方法。

    图像传感器封装方法、辅助模具及图像传感器

    公开(公告)号:CN111969000A

    公开(公告)日:2020-11-20

    申请号:CN202011142445.5

    申请日:2020-10-23

    摘要: 本发明提供一种图像传感器封装方法、辅助模具及图像传感器。所述方法包括:将图像传感器裸芯片贴装在临时载板上;使用键合线键合图像传感器裸芯片的焊盘与临时载板上的金属线路层;使用辅助模具压紧图像传感器裸芯片,使得图像传感器裸芯片的感光区域位于第一空间,图像传感器裸芯片的焊盘以及金属线路层位于第二空间,第一空间与第二空间互不连通;向第二空间填充塑封料,实现塑封成型;脱开所述辅助模具,形成图像传感器塑封体;去除图像传感器塑封体底部的临时载板;将滤光玻璃贴装在塑封体上表面,得到封装好的图像传感器。提供一种键合线埋入封装体内的小外形、高可靠性、防溢料和小翘曲的图像传感器封装方法。

    测试键交叠结构及其制备方法
    7.
    发明公开

    公开(公告)号:CN117594571A

    公开(公告)日:2024-02-23

    申请号:CN202311312385.0

    申请日:2023-10-11

    IPC分类号: H01L23/544 H01L21/66

    摘要: 本发明实施例提供一种测试键交叠结构及其制备方法,属于芯片制造技术领域。所述测试键交叠结构包括分别放置于横向划片槽和纵向划片槽内的第一测试键和第二测试键,且两者各自包括通过导线连接的测试器件和多个测试垫,多个测试垫中的至少一者被确定为共享测试垫,而第一和第二测试键各自的任意一个共享测试垫在横向和纵向划片槽的交叉区域内进行层叠以形成十字交叠测试垫,且所层叠的两个共享测试垫的尺寸和/或相对位置被调整以使得形成的十字交叠测试垫能够避开器件导线。本发明实施例利用共享测试垫组合横向和纵向的测试键,在避免测试键相互阻挡的同时,节省了划片槽空间。

    芯片失效原因的识别方法及系统

    公开(公告)号:CN116844989B

    公开(公告)日:2024-01-26

    申请号:CN202311127742.6

    申请日:2023-09-04

    IPC分类号: H01L21/66 G01R31/28

    摘要: 本发明涉及芯片领域,公开了一种MAP生成方法、芯片失效原因的识别方法及系统。所述MAP生成方法包括:基于第一测试厂对晶圆的最后一个测试流程的测试结果,生成所述晶圆的第一MAP,其中,所述第一MAP包括:表征测试通过的第一标志,以及表征测试未通过的第二标志;基于第二测试厂对所述晶圆的第一个测试流程的测试结果,生成第二MAP;以及基于预设合并规则合并所述第一MAP与所述第二MAP,以获取目标MAP,其中,所述基于预设合并规则合并所述第一MAP与所述第二MAP包括:在所述第一MAP中的第一芯片的标志为所述第二标志的情况下,将所述第一芯片标注为特定标志。本发明可有效避免失效芯片被错误归类的情况,从而提升测试数据分析的准确性。

    MAP生成方法、芯片失效原因的识别方法及系统

    公开(公告)号:CN116844989A

    公开(公告)日:2023-10-03

    申请号:CN202311127742.6

    申请日:2023-09-04

    IPC分类号: H01L21/66 G01R31/28

    摘要: 本发明涉及芯片领域,公开了一种MAP生成方法、芯片失效原因的识别方法及系统。所述MAP生成方法包括:基于第一测试厂对晶圆的最后一个测试流程的测试结果,生成所述晶圆的第一MAP,其中,所述第一MAP包括:表征测试通过的第一标志,以及表征测试未通过的第二标志;基于第二测试厂对所述晶圆的第一个测试流程的测试结果,生成第二MAP;以及基于预设合并规则合并所述第一MAP与所述第二MAP,以获取目标MAP,其中,所述基于预设合并规则合并所述第一MAP与所述第二MAP包括:在所述第一MAP中的第一芯片的标志为所述第二标志的情况下,将所述第一芯片标注为特定标志。本发明可有效避免失效芯片被错误归类的情况,从而提升测试数据分析的准确性。