模数转换电路及流水线模数转换器

    公开(公告)号:CN114696829B

    公开(公告)日:2024-07-02

    申请号:CN202011580091.2

    申请日:2020-12-28

    IPC分类号: H03M1/34

    摘要: 本公开涉及模数转换电路及流水线模数转换器,所述电路是流水线模数转换器的一级,电路包括:子模数转换SADC模块、数模转换及放大MDAC模块、数字重建模块,SADC模块包括双比较器组件,双比较器组件用于在第一模拟信号与第一基准电信号的差值在预设范围时,输出双比较器的判断结果信号,产生第一电信号序列,利用第一电信号序列选通双比较器,以使得MDAC模块根据选通的比较器的比较结果输出第一余差信号;数字重建模块,用于对数字输出信号进行数字重建。本公开实施例可以在不增加摆幅的前提下实时地响应于增益误差的变化,及时调整电路的工作状态,使级间增益误差一直控制在一定范围内,输出精确的数字输出信号。

    模数转换电路及流水线模数转换器

    公开(公告)号:CN114696829A

    公开(公告)日:2022-07-01

    申请号:CN202011580091.2

    申请日:2020-12-28

    IPC分类号: H03M1/34

    摘要: 本公开涉及模数转换电路及流水线模数转换器,所述电路是流水线模数转换器的一级,电路包括:子模数转换SADC模块、数模转换及放大MDAC模块、数字重建模块,SADC模块包括双比较器组件,双比较器组件用于在第一模拟信号与第一基准电信号的差值在预设范围时,输出双比较器的判断结果信号,产生第一电信号序列,利用第一电信号序列选通双比较器,以使得MDAC模块根据选通的比较器的比较结果输出第一余差信号;数字重建模块,用于对数字输出信号进行数字重建。本公开实施例可以在不增加摆幅的前提下实时地响应于增益误差的变化,及时调整电路的工作状态,使级间增益误差一直控制在一定范围内,输出精确的数字输出信号。

    混合专家语言模型优化方法、装置、设备、介质及产品

    公开(公告)号:CN118673992A

    公开(公告)日:2024-09-20

    申请号:CN202410847171.1

    申请日:2024-06-27

    申请人: 清华大学

    摘要: 本申请涉及大语言模型技术领域,特别涉及一种混合专家语言模型优化方法、装置、设备、介质及产品,其中,方法包括:获取混合专家语言模型的下游任务训练集;根据下游任务训练集进化搜索混合专家语言模型中专家模型的需要保留数量和需要激活数量;根据需要保留数量和需要激活数量的至少一个优化混合专家语言模型,其中,根据需要保留数量降低专家模型的总数量,根据需要激活数量降低专家模型的激活数量。由此,解决了相关技术中对于混合专家语言模型的优化,导致优化后的混合专家语言模型的性能受限等问题。

    指令压缩方法、装置、加速器及存储介质

    公开(公告)号:CN118034785A

    公开(公告)日:2024-05-14

    申请号:CN202410432921.9

    申请日:2024-04-11

    申请人: 清华大学

    摘要: 本发明涉及大语言模型处理技术领域,特别涉及一种指令压缩方法、装置、加速器及存储介质,其中,方法包括:根据大语言模型加速器的当前指令集中的待压缩指令的并行度确定当前指令集中的待压缩指令的指令复用比例,待压缩指令至少用于执行大语言模型的处理阶段中的一种计算;基于待压缩指令的指令复用比例生成并存储多种指令,其中每种指令被配置为实现支持不同长度范围的输入令牌的待压缩指令的计算。由此,解决了相关技术中在线编译速度较慢导致无法满足实时性的需求,而线下编译需要大量存储空间,导致成本较高等问题。

    基于强化学习的多智能体动态追捕任务训练方法及装置

    公开(公告)号:CN117408159A

    公开(公告)日:2024-01-16

    申请号:CN202311459186.2

    申请日:2023-11-03

    申请人: 清华大学

    IPC分类号: G06F30/27 G06N3/092

    摘要: 本申请涉及一种基于强化学习的多智能体动态追捕任务训练方法及装置,其中,方法包括:获取连续动态任务池中的所有抓捕任务,并输入任务评估器;进而通过任务评估器和动态追捕策略,评估每个追捕任务的性能,并基于性能评估结果和预设捕获率区间,从所有抓捕任务中筛选目标追捕任务,构建目标追捕任务集合;将目标追捕任务集合和连续动态任务池输入任务采样器,获取当前追捕任务训练分布,并通过仿真器根据训练分布生成多种仿真环境,以训练多智能体强化学习算法。由此,解决了现有技术仅研究环境复杂度低的二维追捕任务,且缺少多个追捕者之间的合作性,性能受到任务初始条件的严重影响,或者存在样本效率低、训练时间长、应用局限性较大等问题。

    目标检测模型的多平台部署架构、车辆及方法

    公开(公告)号:CN116543364A

    公开(公告)日:2023-08-04

    申请号:CN202310544954.8

    申请日:2023-05-15

    申请人: 清华大学

    摘要: 本申请涉及车辆智能驾驶技术领域,特别涉及一种目标检测模型的多平台部署架构、车辆及方法,其中,包括:前处理模块用于将输入的三维点云信息映射到二维图像上;输入模型用于输入任意神经网络模型描述格式的目标检测模型;平台专属模型,其中,利用嵌入式平台提供的部署工具将目标检测模型转换为嵌入式平台支持的平台专属模型,实现目标检测模型在嵌入式平台上的部署;推理模块用于调用部署在待部署平台上的目标检测模型对二维图像进行推理,得到三维点云信息对应的目标检测结果。由此,解决了相关技术中目标检测模型的部署方案具有局限性导致部署效率低下、降低了自动驾驶的安全性和可靠性等问题。

    存内计算装置、神经网络加速器和电子设备

    公开(公告)号:CN116504291A

    公开(公告)日:2023-07-28

    申请号:CN202210769401.8

    申请日:2022-06-30

    申请人: 清华大学

    摘要: 本公开涉及一种存内计算装置、神经网络加速器和电子设备,所述装置包括:计算阵列,包括多个计算模块,计算模块包括至少一个存储单元、复位开关、电容,存储单元包括至少一个存储开关,存储开关包括存储控制端、存储检测端和存储端,存储端用于接收存储状态电平以存储与该存储状态电平对应的信息;控制端用于接收控制电压,以调整检测端和存储端之间的阻抗特性,复位开关包括复位控制端、复位检测端和复位端,复位控制端用于接收复位电压;复位端用于接收复位状态电平;控制模块,用于控制计算阵列进行存储操作、读取操作、计算操作中的至少一种操作。本公开实施例具有较高的面积效率,显著降低了存取数据、存内计算的功耗。

    存内计算装置、神经网络加速器、电子设备

    公开(公告)号:CN116434803A

    公开(公告)日:2023-07-14

    申请号:CN202211599037.1

    申请日:2022-12-12

    申请人: 清华大学

    摘要: 本公开涉及一种存内计算装置、神经网络加速器、电子设备,所述存内计算装置包括:多个只读存储器件、多个电流源及控制模块,其中,每个只读存储器件的存储端均连接于相应的电流源的一端,电流源的另一端用于接收预设电压,以实现数据存储;每个只读存储器件的控制端与相应的控制字线连接,用于接收待计算数据;每个只读存储器件的输出端用于通过计算位线输出结果数据;所述控制模块,用于通过所述控制字线选择相应的只读存储器件进行操作,以输出所述结果数据。本公开实施例利用只读存储器件实现存内计算装置,充分利用只读存储器的高密度特性,提高存内计算的面积效率,进而减少乃至消除因内存访问而导致的不必要能量开销。

    FFT处理器
    9.
    发明授权

    公开(公告)号:CN109558638B

    公开(公告)日:2023-03-24

    申请号:CN201811281507.3

    申请日:2018-10-23

    申请人: 清华大学

    IPC分类号: G06F30/32 G06F17/14

    摘要: 本发明实施例提供一种FFT处理器,包括:串并行转换模块,用于将待处理数据作为2*2k个m比特的数据,以m个周期依次输入各比特位置的数据,获得完整的待处理数据;旋转因子存储模块,用于存储计算精度为m比特的旋转因子,以m个周期依次向所述FFT流水线输出各比特位置的旋转因子;FFT流水线,用于以m个周期输入的旋转因子对所述完整的待处理数据进行FFT运算,获得2*2k个m比特的变换域结果,并以m个周期输出各比特位置的变换域结果,所述变换域结果的点数为2k。本发明实施例能够在较小的芯片面积上实现高速低功耗的快速傅里叶变换计算。

    静态随机访问存储器及电子设备

    公开(公告)号:CN113140245B

    公开(公告)日:2023-02-24

    申请号:CN202110540242.X

    申请日:2021-05-18

    申请人: 清华大学

    摘要: 本公开涉及一种静态随机访问存储器及电子设备,所述存储器包括至少一个存储电路,所述存储电路包括:第一反相器、第二反相器、第一开关、第二开关、第三开关、第四开关、第五开关、字线、第一位线、第二位线、移位输入线及移位输出线,在所述电路工作在第一模式的情况下,所述电路用于利用所述第一位线和/或所述第二位线存取数据;或在所述电路工作在第二模式的情况下,所述电路用于对所述移位输入线输入的数据进行移位,并通过所述移位输出线输出移位后的数据。本公开实施例通过在存储器内部实现移位输入及输出,能够完成高并发度的数据存取和更新,并且具有高集成度、低功耗的特点。