一种环状拓扑结构通信方法、装置及存储介质

    公开(公告)号:CN112953805A

    公开(公告)日:2021-06-11

    申请号:CN202110087140.7

    申请日:2021-01-22

    IPC分类号: H04L12/42 H04L12/437

    摘要: 本申请公开了一种环状拓扑结构通信方法、装置及存储介质,用于简化系统的通信架构,降低成本。本申请公开的环状拓扑结构通信方法包括:第一桥节点的L1端口接收第一数据帧,判断所述第一数据帧的目标地址是否是第二环网络;若所述第一数据帧的目标地址是第二环网络,则将所述第一数据帧转发给F1端口或者F2端口;若所述第一数据帧的目标地址不是第二环网络,则将所述第一数据帧转发给L2端口;第一桥节点的F1端口接收第二数据帧,判断所述第二数据帧的目标地址是否是第二环网络;若所述第二数据帧的目标地址是第二环网络,则将所述第二数据帧转发给F2端口;若所述第二数据帧的目标地址不是第二环网络,则将所述第二数据转发给L1或者L2端口;其中,所述第一桥节点的L1端口和L2端口与第一环网络连接,所述第一桥节点的F1端口和F2端口与第二环网络连接。本申请还提供了环状拓扑结构通信装置及存储介质。

    一种适用于多点互联应用场合的高速串行总线采样系统

    公开(公告)号:CN104135413B

    公开(公告)日:2017-06-13

    申请号:CN201410364957.4

    申请日:2014-07-29

    IPC分类号: H04L12/40 H04L7/033

    摘要: 本发明公开了一种适用于多点互联应用场合的高速串行总线采样系统。所述系统由一个主站点和若干个从站点组成,主站点与从站点之间的传输通道包括2条时钟传输通道和若干条数据传输通道。主站点对本地时钟信号进行复制、输出2条同频的时钟信号至从站点;从站点对主站点提供的两条时钟信号进行实时检测,从中选择一条正常的时钟信号作为从站点的基准时钟。主、从站点分别对本地时钟和基准时钟进行3倍频后,对数据总线进行3倍采样,完成同步头检测、相位锁定、采样、缓存和各数据传输通道码流的对齐处理。本发明具备相位重新锁定时间短、响应速度快的优点,特别适合于多点互联高速串行总线通信领域。

    一种1553B总线监听系统
    3.
    发明授权

    公开(公告)号:CN103346931B

    公开(公告)日:2016-01-13

    申请号:CN201310287418.0

    申请日:2013-07-10

    IPC分类号: H04L12/26 H04L12/40

    摘要: 本发明公开了一种1553B总线监听系统,包括1553B总线隔离变压器、1553B总线收发器和可编程逻辑器件;1553B总线经1553B总线隔离变压器和1553B总线收发器后,输出一对逻辑互补的数字信号;可编程逻辑器件对输入的数字信号进行滤波整形、码流提取和协议解析处理,并将提取的1553B总线‘字’信息和时间戳信息经PCI总线接口写入计算机内存。对于正常的1553B总线传输,所述监听系统能监听并记录总线上传输的所有命令字、控制字和数据字信息以及相邻字的间隔时间信息。对于异常的1553B总线传输,所述监听系统能监听并记录发生总线传输异常时总线错误类型,错误发生时刻点以及错误发生时已记录的位信息。

    一种恒流源电路
    4.
    发明公开

    公开(公告)号:CN104076853A

    公开(公告)日:2014-10-01

    申请号:CN201410234197.5

    申请日:2014-05-29

    发明人: 柳柱

    IPC分类号: G05F1/46

    摘要: 本发明公开了一种恒流源电路,包括电压基准发生器和恒流源发生器,其中电压基准发生器产生6V的电压基准,并输出给恒流源发生器;恒流源发生器利用电压基准产生高稳定、高精度恒流源。本发明的恒流源电路简单,不需要温度补偿,且具有电源抑制比高(可达到10-8-10-10)、精度高(±1ppm)、温度稳定性好(不大于±5ppm)、安全性高、负载可调等特点。

    一种1553B总线监听系统
    8.
    发明公开

    公开(公告)号:CN103346931A

    公开(公告)日:2013-10-09

    申请号:CN201310287418.0

    申请日:2013-07-10

    IPC分类号: H04L12/26 H04L12/40

    摘要: 本发明公开了一种1553B总线监听系统,包括1553B总线隔离变压器、1553B总线收发器和可编程逻辑器件;1553B总线经1553B总线隔离变压器和1553B总线收发器后,输出一对逻辑互补的数字信号;可编程逻辑器件对输入的数字信号进行滤波整形、码流提取和协议解析处理,并将提取的1553B总线‘字’信息和时间戳信息经PCI总线接口写入计算机内存。对于正常的1553B总线传输,所述监听系统能监听并记录总线上传输的所有命令字、控制字和数据字信息以及相邻字的间隔时间信息。对于异常的1553B总线传输,所述监听系统能监听并记录发生总线传输异常时总线错误类型,错误发生时刻点以及错误发生时已记录的位信息。