-
公开(公告)号：CN116209352B
公开(公告)日：2023-07-18
申请号：CN202310468466.3
申请日：2023-04-27
申请人： 北京超弦存储器研究院
摘要： 本公开实施例提供了一种半导体器件及其制造方法、存储器、电子设备，涉及但不限于半导体技术领域，半导体器件包括：一个或至少两个沿垂直于衬底方向堆叠的电容器；至少一个所述电容器包括：第一极板和第二极板，以及位于所述第一极板和第二极板之间的介电层；所述第一极板包括第一主体结构以及至少两个第一分支层，所述至少两个第一分支层沿垂直于所述衬底方向间隔排布，所述第一主体结构包括沿垂直于所述衬底方向交替堆叠的第一导电层和第二导电层，所述第一极板还包括凹槽，所述凹槽位于相邻所述第一分支层之间，所述凹槽沿着平行于所述衬底方向延伸，至少部分所述介电层和至少部分所述第二极板位于所述凹槽内；提高了电容器的容量。
-
公开(公告)号：CN118251010A
公开(公告)日：2024-06-25
申请号：CN202410585971.0
申请日：2024-05-11
申请人： 北京超弦存储器研究院
摘要： 本发明涉及一种半导体器件及其制造方法、电子设备，半导体器件包括存储单元。存储单元包括写入晶体管与读取晶体管。写入晶体管包括沿第二方向延伸的写入栅极、依次环绕写入栅极的写入栅介质层以及写入沟道层，且写入沟道层连接写入位线。读取晶体管与写入晶体管沿第一方向排列，包括读取沟道层、第一栅介质层、读取浮栅、第二栅介质层以及读取控制栅，读取沟道层呈环形，且环形的轴线沿第二方向延伸，第一栅介质层和读取浮栅依次环绕读取沟道层的外侧壁设置，第二栅介质层以及读取控制栅在第三方向上依次位于读取浮栅的外侧壁。本发明可以便于将读取字线设置在读取晶体管的侧面，从而可以便于降低存储单元的单元面积。
-
公开(公告)号：CN117279373B
公开(公告)日：2024-03-29
申请号：CN202311321690.6
申请日：2023-10-12
申请人： 北京超弦存储器研究院
IPC分类号： H10B12/00
摘要： 本公开涉及一种存储器及其制造方法、电子设备，存储器包括一个或多个存储单元，一个或多个垂直于衬底的第一字线定义孔以及一个或多个第一晶体管容置槽；存储单元设置于衬底上，存储单元包括第一晶体管，第一晶体管包括第一半导体层；第一字线定义孔内具有第一字线和栅介质层，栅介质层位于第一字线和第一字线定义孔的侧壁之间；第一晶体管容置槽至少部分环绕第一字线定义孔；第一晶体管容置槽内具有第一半导体层，第一晶体管容置槽内无第一字线。本公开存储器能够消除寄生沟道及避免沟道损伤，提升器件性能。
-
公开(公告)号：CN117279373A
公开(公告)日：2023-12-22
申请号：CN202311321690.6
申请日：2023-10-12
申请人： 北京超弦存储器研究院
IPC分类号： H10B12/00
摘要： 本公开涉及一种存储器及其制造方法、电子设备，存储器包括一个或多个存储单元，一个或多个垂直于衬底的第一字线定义孔以及一个或多个第一晶体管容置槽；存储单元设置于衬底上，存储单元包括第一晶体管，第一晶体管包括第一半导体层；第一字线定义孔内具有第一字线和栅介质层，栅介质层位于第一字线和第一字线定义孔的侧壁之间；第一晶体管容置槽至少部分环绕第一字线定义孔；第一晶体管容置槽内具有第一半导体层，第一晶体管容置槽内无第一字线。本公开存储器能够消除寄生沟道及避免沟道损伤，提升器件性能。
-
公开(公告)号：CN116209352A
公开(公告)日：2023-06-02
申请号：CN202310468466.3
申请日：2023-04-27
申请人： 北京超弦存储器研究院
摘要： 本公开实施例提供了一种半导体器件及其制造方法、存储器、电子设备，涉及但不限于半导体技术领域，半导体器件包括：一个或至少两个沿垂直于衬底方向堆叠的电容器；至少一个所述电容器包括：第一极板和第二极板，以及位于所述第一极板和第二极板之间的介电层；所述第一极板包括第一主体结构以及至少两个第一分支层，所述至少两个第一分支层沿垂直于所述衬底方向间隔排布，所述第一主体结构包括沿垂直于所述衬底方向交替堆叠的第一导电层和第二导电层，所述第一极板还包括凹槽，所述凹槽位于相邻所述第一分支层之间，所述凹槽沿着平行于所述衬底方向延伸，至少部分所述介电层和至少部分所述第二极板位于所述凹槽内；提高了电容器的容量。
-
-
-
-
搜索结果
5 条记录 (耗时 0.034 秒)
