-
公开(公告)号：CN118055620A
公开(公告)日：2024-05-17
申请号：CN202211461813.1
申请日：2022-11-17
申请人： 北京超弦存储器研究院
IPC分类号： H10B61/00
摘要： 一种存储器及其制造方法，存储器包括：设置在基底上的多个存储单元，存储单元包括磁性隧道结、底电极和顶电极；密封层，环绕磁性隧道结的侧壁并允许顶电极的顶部露出；带有开孔的硬掩膜层，设置在存储单元远离基底的一侧；第一介电质层，设置在硬掩膜层远离基底的一侧，并且部分第一介电质层穿过硬掩膜层的开孔沿着靠近基底的方向延伸；顶电极连线，设置在顶电极连线开孔中，顶电极连线开孔贯穿第一介电质层和硬掩膜层并朝着靠近基底的方向延伸，顶电极连线与顶电极电连接；在相同的刻蚀条件下，第一介电质层的刻蚀速率大于硬掩膜层的刻蚀速率。本申请实施例的存储器可以有效地消除顶电极连线刻蚀凹陷，避免从磁性隧道结侧壁到顶电极连线的短路。
-
公开(公告)号：CN117395999A
公开(公告)日：2024-01-12
申请号：CN202210771224.7
申请日：2022-06-30
申请人： 北京超弦存储器研究院
摘要： 本申请提供了一种磁阻式随机存取存储器及其制备方法，所述磁阻式随机存取存储器，包括：多个存储单元，每个所述存储单元均包含位于衬底上部的磁性隧道结，所述磁性隧道结在衬底平面的投影的最大直径不超过30nm。本申请提供的磁阻式随机存取存储器为一种具备易失性能的磁阻式随机存取存储器。
-
公开(公告)号：CN118251010A
公开(公告)日：2024-06-25
申请号：CN202410585971.0
申请日：2024-05-11
申请人： 北京超弦存储器研究院
摘要： 本发明涉及一种半导体器件及其制造方法、电子设备，半导体器件包括存储单元。存储单元包括写入晶体管与读取晶体管。写入晶体管包括沿第二方向延伸的写入栅极、依次环绕写入栅极的写入栅介质层以及写入沟道层，且写入沟道层连接写入位线。读取晶体管与写入晶体管沿第一方向排列，包括读取沟道层、第一栅介质层、读取浮栅、第二栅介质层以及读取控制栅，读取沟道层呈环形，且环形的轴线沿第二方向延伸，第一栅介质层和读取浮栅依次环绕读取沟道层的外侧壁设置，第二栅介质层以及读取控制栅在第三方向上依次位于读取浮栅的外侧壁。本发明可以便于将读取字线设置在读取晶体管的侧面，从而可以便于降低存储单元的单元面积。
-
公开(公告)号：CN117500278A
公开(公告)日：2024-02-02
申请号：CN202210865879.0
申请日：2022-07-22
申请人： 北京超弦存储器研究院
IPC分类号： H10B61/00
摘要： 本公开提供一种磁性随机存储器及其制备方法，磁性随机存储器包括多个存储单元、衬底和顶电极连线，每个存储单元包括磁性隧道结，衬底位于磁性隧道结的下方，磁性隧道结包括顶电极，顶电极位于磁性隧道结的远离衬底的一端，第一顶电极连线在第一方向上连接多个顶电极，多个第一顶电极连线沿第二方向排布，第一顶电极连线在第二方向上的宽度大于顶电极的直径，第一顶电极连线的材料的电子平均自由程最大不超过30nm。本公开中，将第一顶电极连线的宽度设置成大于顶电极的直径，在制作第一顶电极连线时，第一顶电极连线能够阻挡刻蚀气体以保护顶电极，并且使用电子平均自由程不超过30nm材料制作第一顶电极连线，与相关技术使用铜相比，具有更强的性能。
-
-
公开(公告)号：CN118829195A
公开(公告)日：2024-10-22
申请号：CN202310409079.2
申请日：2023-04-17
申请人： 北京超弦存储器研究院
IPC分类号： H10B12/00
摘要： 本申请涉及一种半导体器件及其制备方法、存储器、电子设备，制备方法包括提供衬底并于衬底上形成堆叠结构，堆叠结构包括沿衬底的厚度方向交替叠置的介电层及牺牲层，介电层与衬底相邻；基于堆叠结构形成多个沿第一方向间隔排布的初始半导体柱，以及形成多个沿第一方向间隔排布的基准字线沟槽；其中，初始半导体柱包括沿厚度方向交替层叠的介电部及牺牲部，基准字线沟槽暴露出部分衬底；去除牺牲部，并将牺牲部替换为导电部；其中，沿厚度方向交替层叠的介电部与导电部用于构成目标半导体柱；基于基准字线沟槽形成目标字线沟槽，以于目标字线沟槽内形成目标字线结构。上述方法能够改善堆叠结构的刻蚀效果，降低刻蚀难度，从而提升器件性能。
-
公开(公告)号：CN118317603B
公开(公告)日：2024-09-27
申请号：CN202410429431.3
申请日：2024-04-10
申请人： 北京超弦存储器研究院
IPC分类号： H10B12/00
摘要： 本公开实施例涉及一种半导体器件及其制造方法、电子设备。该半导体器件包括衬底，位于衬底上的至少一个存储单元，存储单元包括沿第一方向分布的写晶体管和读晶体管，第一方向平行于衬底；读晶体管包括沿第一方向延伸的第一栅极，沿第一方向延伸且至少部分环绕第一栅极的侧壁的第一半导体层、至少部分环绕第一半导体层的侧壁的背栅以及位于背栅沿第一方向的两侧的第一电极和第二电极，第一栅极与第一半导体层之间以及背栅与第一半导体层之间均具有栅极绝缘层；写晶体管包括沿第三方向延伸的第二栅极、至少部分环绕第二栅极的侧壁的第二半导体层、位于第二栅极与第二半导体层之间的第二栅极绝缘层。本公开实施例的制造方法容易控制且器件性能增强。
-
公开(公告)号：CN118234233B
公开(公告)日：2024-07-23
申请号：CN202410642552.6
申请日：2024-05-22
申请人： 北京超弦存储器研究院
摘要： 一种半导体器件及其制造方法、电子设备，涉及半导体技术领域，半导体器件包括：多个存储单元，分布于不同层沿着垂直衬底方向堆叠；字线，贯穿不同层的存储单元沿着垂直衬底方向延伸；存储单元包括平行分布的第一晶体管和第二晶体管，第一晶体管的第一半导体层形成平行延伸开口朝向第二晶体管的凹槽；第一晶体管的第一栅电极设置在凹槽内靠近凹槽的底壁一侧，字线沿垂直于衬底方向贯穿凹槽；第二晶体管的第二半导体层设置在凹槽内且环绕字线的侧壁，且第二半导体层与第一栅电极连接，字线填充凹槽。本公开实施例提供的方案，第二半导体层环绕字线，字线填充第一半导体层形成的凹槽，可以使用字线同时控制第一晶体管和第二晶体管，减小器件的面积。
-
公开(公告)号：CN117500279A
公开(公告)日：2024-02-02
申请号：CN202210873110.3
申请日：2022-07-22
申请人： 北京超弦存储器研究院
摘要： 本公开提供一种磁性随机存储器及其制备方法，磁性随机存储器包括存储单元、衬底、介质层和接触电极，存储单元包括晶体管和位于晶体管上与晶体管相连的磁性隧道结；衬底位于磁性隧道结下方，内部包含有晶体管，衬底的上表面露出晶体管的源极或源极引线的一端，磁性隧道结包括与晶体管相连的底电极，介质层位于衬底和磁性隧道结之间，介质层具有通孔，通孔中设置有接触电极，接触电极的一端与底电极接触，另一端与源极或源极引线接触，通孔的直径小于磁性隧道结的最大直径，接触电极的材料的电子平均自由程不超过30nm。在本公开中，选用电子平均自由程不超过30nm的材料制作接触电极，在制作直径小于30nm的接触电极时，无需形成阻挡层，简化工艺步骤。
-
公开(公告)号：CN118234233A
公开(公告)日：2024-06-21
申请号：CN202410642552.6
申请日：2024-05-22
申请人： 北京超弦存储器研究院
摘要： 一种半导体器件及其制造方法、电子设备，涉及半导体技术领域，半导体器件包括：多个存储单元，分布于不同层沿着垂直衬底方向堆叠；字线，贯穿不同层的存储单元沿着垂直衬底方向延伸；存储单元包括平行分布的第一晶体管和第二晶体管，第一晶体管的第一半导体层形成平行延伸开口朝向第二晶体管的凹槽；第一晶体管的第一栅电极设置在凹槽内靠近凹槽的底壁一侧，字线沿垂直于衬底方向贯穿凹槽；第二晶体管的第二半导体层设置在凹槽内且环绕字线的侧壁，且第二半导体层与第一栅电极连接，字线填充凹槽。本公开实施例提供的方案，第二半导体层环绕字线，字线填充第一半导体层形成的凹槽，可以使用字线同时控制第一晶体管和第二晶体管，减小器件的面积。
-
-
-
-
-
-
-
-
-
搜索结果
19 条记录 (耗时 0.023 秒)
