-
公开(公告)号：CN114005933A
公开(公告)日：2022-02-01
申请号：CN202111229192.X
申请日：2021-10-21
Applicant: 华中科技大学
IPC: H01L45/00
Abstract: 本发明提供了一种低阈值电压漂移的双向阈值切换选通管单元制备方法以及产品装置，属于微电子技术领域，在制备过程中，对OTS功能层执行升温工艺，使OTS功能层温度为80℃～120℃，持续时间为50s～200s，以此方式，对OTS功能层加速弛豫，使其提前进入更稳定的非晶态。优选的，使OTS功能层温度为90℃～110℃，持续时间为80s～180s，更优选的，使OTS功能层温度为95℃～105℃，持续时间为85s～150s。本发明通过设计新型的工艺方法，利用玻璃弛豫来降低OTS阈值电压漂移，解决现有技术中OTS阈值漂移较大从而抑制了OTS选通管大量应用的问题。
-
公开(公告)号：CN114005933B
公开(公告)日：2024-08-20
申请号：CN202111229192.X
申请日：2021-10-21
Applicant: 华中科技大学
IPC: H10N70/20
Abstract: 本发明提供了一种低阈值电压漂移的双向阈值切换选通管单元制备方法以及产品装置，属于微电子技术领域，在制备过程中，对OTS功能层执行升温工艺，使OTS功能层温度为80℃～120℃，持续时间为50s～200s，以此方式，对OTS功能层加速弛豫，使其提前进入更稳定的非晶态。优选的，使OTS功能层温度为90℃～110℃，持续时间为80s～180s，更优选的，使OTS功能层温度为95℃～105℃，持续时间为85s～150s。本发明通过设计新型的工艺方法，利用玻璃弛豫来降低OTS阈值电压漂移，解决现有技术中OTS阈值漂移较大从而抑制了OTS选通管大量应用的问题。
-
公开(公告)号：CN118057951A
公开(公告)日：2024-05-21
申请号：CN202211453440.3
申请日：2022-11-21
Abstract: 本申请涉及电子技术领域，具体涉及一种本申请实施例提供了一种选通材料、选通器件、存储芯片及设备。该选通材料包括：如SbxMyC100‑x‑y所示的材料；其中，x代表Sb的原子个数百分比，y代表M的原子个数百分比，其中，15＜x＜60，40＜y＜85，20＜100‑x‑y＜60；M为Se和/或S。该选通材料具有组分简单，易于制备，且无毒，对环境友好，以及热稳定性高、开态电流大等优点。
-
公开(公告)号：CN115084369B
公开(公告)日：2024-09-24
申请号：CN202210706279.X
申请日：2022-06-21
Abstract: 本发明公开了一种选通管材料、选通管单元及其制备方法，属于微纳米电子技术领域。所述选通管材料为包括In、Te及M的化合物，其中，M为掺杂元素，且为C、Si、N、As、Sc、Ti、Ga、Hf及Y中的至少一种。所述选通管材料的化学通式为InxTeyM100‑x‑y，其中，x，y为元素的原子百分比，且10≤x≤45，55≤y≤90，0≤100‑x‑y≤15。该选通管材料由In、Te和掺杂元素构成，在In‑Te化合物的基础上进行掺杂，组分相对简单，易于调控，且该化合物热稳定性高，漏电流小，通过进一步元素掺杂可以提高其耐用性，热稳定性以及开态电流密度。
-
公开(公告)号：CN118354614A
公开(公告)日：2024-07-16
申请号：CN202410394342.X
申请日：2024-04-02
Applicant: 华中科技大学
Abstract: 本申请公开了一种OTS选通管初始化方法、装置、设备及存储介质，属于微纳米电子技术领域。本申请方案首先加热OTS选通管至初始化温度；再对所述OTS选通管施加初始化电压脉冲；随后将所述OTS选通管降温至室温。其中，初始化电压脉冲为梯形波脉冲、方波脉冲或三角波脉冲；初始化温度和室温相差50℃～300℃；初始化电压脉冲幅值为1V～15V，频率为0.01kHz～10kHz。通过本申请方法降低了选通管中形成稳定缺陷态所需的激活能，使其在高温下形成了十分稳定的缺陷态，极大提高了其在阈值开关过程中的可靠性，具体表现在阈值电压的稳定性提高以及选通管中漏电流的降低。
-
Patent Agency Ranking
公开(公告)号：CN118175920A
公开(公告)日：2024-06-11
申请号：CN202410351823.2
申请日：2024-03-26
Applicant: 华中科技大学
Abstract: 本申请提供了一种抑制阈值电压漂移的选通管及其制备方法，属于微电子技术领域，选通管包括：第一金属电极层、选通开关层和第二金属电极层；选通开关层包括选通材料层和抑制层；选通材料层在电流或电压激励下产生离域态缺陷，形成第一金属电极层和第二金属电极层之间的导电通道；抑制层提高选通材料层的离域态激发能垒，同时抑制第二金属电极层和选通材料层的相互作用。本申请提供的选通管可以抑制阈值电压的漂移以及降低漏电流，降低了选通开关层的功耗，以实现更高循环次数的应用需求。
-
公开(公告)号：CN115835770A
公开(公告)日：2023-03-21
申请号：CN202211482089.0
申请日：2022-11-24
Applicant: 华中科技大学
Abstract: 本发明属于微电子技术领域，更具体地，涉及一种Sb‑Te‑C相变存储材料及其制备方法和应用。本发明Sb‑Te‑C相变存储材料，其化学组成通式为(SbiTej)100‑xCx，其中x，i和j均表示原子百分比，0＜x≤30，0＜i≤50，50≤j＜100，i+j＝100。与未掺杂C的Sb‑Te相变材料相比，本发明提供的Sb‑Te‑C相变薄膜材料电阻随温度变化曲线随着C浓度的增加逐渐趋向于缓变，具有应用于人工神经网络与类脑计算的潜力；且所述Sb‑Te‑C相变材料的电阻窗口以及电阻绝对值增大，意味着存储数据的区分程度增大，操作功耗降低；另外所述Sb‑Te‑C相变材料的相变温度得到较大提升，热稳定性增强，数据保持力增强。
-
公开(公告)号：CN113921710A
公开(公告)日：2022-01-11
申请号：CN202111162238.0
申请日：2021-09-30
Applicant: 华中科技大学
IPC: H01L45/00
Abstract: 本发明属于微电子技术领域，具体公开了一种导电桥阈值转换器件及其制备方法，该导电桥阈值转换器件包括半导体衬底及依次设置在所述半导体衬底上的第一金属电极层、功能介质层和第二金属电极层；所述功能介质层包括开关介质层和相变材料层，所述开关介质层用于在电流或电压激励下形成导电丝，所述相变材料层在一定条件下能够通过分相形成两种不同电导率或不同离子渗透率的材料以诱导所述导电丝的生长，而所述开关介质层在该条件下不会发生相变。本发明导电桥阈值转换器件在传统平面堆叠结构的功能介质层中添加一层特殊的相变材料，利用相变材料的分相特性，减少导电丝生长的随机性，抑制活性金属离子的过度注入，从而提高器件的开关性能。
-
公开(公告)号：CN115188884B
公开(公告)日：2024-07-16
申请号：CN202210706282.1
申请日：2022-06-21
IPC: H10N70/20
Abstract: 本发明提供一种三维相变存储器及其制备方法，包括多个相变存储器单元；相变存储器单元由下到上依次包括：底电极层、选通材料层、缓冲层、存储材料层以及顶电极层；选通材料层和存储材料层为同质材料，均为X元素和Te元素的化合物；其中，X元素为In、Ge、Ga、As、Sn及Sb中的一种；选通材料的化学通式为XnTe100‑n，5≤n≤25；存储材料的化学通式为XmTe100‑m，30≤m≤60；将多个相变存储器单元在三维方向上进行堆叠，得到三维相变存储器。本发明同质集成三维相变存储单元中的选通材料和存储材料为同一种体系的不同组分，简化了工艺，实现了工艺的完美兼容，且这种三维同质集成结构能极大地提高存储密度，降低漏电流。
-
公开(公告)号：CN116568125A
公开(公告)日：2023-08-08
申请号：CN202310383982.6
申请日：2023-04-10
Applicant: 华中科技大学
Abstract: 本发明属于微纳电子技术领域，更具体地，涉及一种Hf‑Te‑M选通管材料、选通管单元及其制备方法。选通管材料为至少包括Hf及Te的化合物，选通管材料的化学通式为HfxTeyM100‑x‑y，其中M包括掺杂材料，且5≤x≤55，45≤y≤90，0≤100‑x‑y≤15。本发明的选通管材料选用HfxTey材料，该材料用于选通管单元时具有漏电流小的优点，有利于降低在相变存储器三维集成中的串扰。本发明的选通管以Hf Te合金为基底材料掺入掺杂材料M，可以调节和优化该选通管材料制作的选通管单元的开通电流、阈值电压及漏电流等；可以提高选通管单元的热稳定性、循环特性以及可重复性。
-
-
-
-
-
-
-
-
-
Search Results
12
records
(took 0.026 seconds)
