-
公开(公告)号：CN109885434B
公开(公告)日：2023-01-31
申请号：CN201910071656.5
申请日：2019-01-25
申请人： 华北水利水电大学
IPC分类号： G06F11/22 , G06F11/273
摘要： 本发明公开了一种FPGA高速SerDes接口的集成测试系统及方法，包括中央处理模块、交换机、数字程控电源、码型发生器、测试仪器模块和SerDes接口测试PCB，本发明通过集成分离的专项测试仪仪器，通过搭载SerDes接口测试PCB硬件平台，在中央处理模块中实现对测试仪器的远程控制和集成，同时，实现对所需参数的测试和记录，并将测试记录在中央处理模块上集中输出，从而实现对SerDes芯片参数的全覆盖测试，通过减少人工测试的干预，减少手动切换，操作的时间，大幅度提高FPGA芯片SerDes接口的测试效率。
-
公开(公告)号：CN111338326B
公开(公告)日：2022-11-11
申请号：CN202010263048.7
申请日：2020-04-07
申请人： 华北水利水电大学
IPC分类号： G05B23/02
摘要： 本发明公开了一种FPGA通用IO接口测试的设备和方法，包括工控机和测试硬件平台；所述的测试硬件平台包括电源模块电路、信号源模块电路、测试夹具、激励FPGA1，A/D采集模块电路、控制CPU、LAN接口电路和IO性能测试接口电路。本发明通过工控机作为系统上位机，同时通过下位机CPU控制信号源电路模块产生同源时钟系统时钟，激励FPGA1中的并行配置控制器加载待测试FPGA2测试用例，激励FPGA1中的测试向量随待测试FPGA2测试用例而变化，从而实现FPGA芯片通用IO接口研制和筛选抽测阶段的一种全功能，关键性能参数测试，低成本且有效的测试。
-
公开(公告)号：CN112985894A
公开(公告)日：2021-06-18
申请号：CN201911216115.3
申请日：2019-12-02
申请人： 华北水利水电大学
摘要： 本发明涉及一种地表水采样装置的取样器。地表水采样装置的取样器包括取水容器、密封体和密封体提拉件；取水容器，具有用于盛装水样的取样腔，取样腔的底面上设有底部进水口，顶部设有排气口或顶部进水口；取水容器的顶部和底部均设有提拉件穿孔，顶部的提拉件穿孔和底部的提拉件穿孔上下对应，密封体提拉件从提拉件穿孔中可活动地通过；密封体提拉件的下端与密封体连接，密封体提拉件的上端用于与下放提升装置连接；密封体用于与密封体提拉件连接的一侧设有密封配合部，密封配合部用于在密封体被向上提拉时与所述底部进水口密封配合以封堵所述底部进水口。上述方案解决了现有取样器自重较大导致有效载荷受限的问题，并且结构简单。
-
公开(公告)号：CN109001405B
公开(公告)日：2021-01-22
申请号：CN201811044833.2
申请日：2018-09-07
申请人： 华北水利水电大学
摘要： 本发明公开了一种全水域可用水质监测装备，包括监测装备壳体、水样采集装置、动力装置和两组以上的浮潜装置；监测装备壳体为中空的椭圆柱形，监测装备壳体的上部设置有鱼鳍板；水样采集装置位于监测装备壳体内；动力装置与监测装备壳体尾部固定连接，动力装置包括动力外壳、尾塞和舵机，动力外壳包括固定壳及连接壳，连接壳的一端和固定壳连接、另一端和监测装备壳体连接，尾塞的一端置于监测装备壳体内腔的尾部，舵机安装在尾塞内，舵机上连接有舵机摇臂，舵机摇臂通过柔性连接件与连接壳相连；浮潜装置分别位于监测装备壳体底部两侧。本发明还公开了一种全水域可用水质监测系统。本发明解决了浅水域搁浅、侧翻与深水域探测不到的问题。
-
公开(公告)号：CN109709472B
公开(公告)日：2020-12-22
申请号：CN201910071657.X
申请日：2019-01-25
申请人： 华北水利水电大学
IPC分类号： G01R31/28
摘要： 本发明公开了一种FPGA配置电路CFG的测试系统和测试方法，测试系统包括中央处理模块、交换机、程控数字电源、码型发生器和CFG测试PCB，CFG测试PCB上设有FPGA测试夹具组、JTAG下载模块、测试FPGA、配置芯片、参考时钟接口和电源接口，待测FPGA芯片设置在FPGA测试夹具组内，测试方法依次包括选定配置控制器、码型发生器向测试FPGA和待测FPGA芯片提供时钟信号、下载测试向量并输出测试bits、待测FPGA芯片下载测试bits进行测试、测试结果与测试信息进行关联并存储；本发明实现对FPGA配置电路CFG性能的全方面、高性能测试，且集成度高，灵活性高，使用方便，通过减少人工测试的干预，减少手动切换和操作的时间，大幅度提高FPGA芯片配置电路CFG的测试效率。
-
公开(公告)号：CN105162543A
公开(公告)日：2015-12-16
申请号：CN201510506126.0
申请日：2015-08-17
申请人： 华北水利水电大学
IPC分类号： H04J3/06
摘要： 本发明公开了一种用于SDH时钟抖动测试的装置及方法，包括电源模块、信号输入模块、光电转换模块、差分放大模块、时钟恢复模块、跟踪时钟恢复模块、抖动恢复模块、信号调理模块、A/D转换模块，FPGA抖动测试模块、PXI总线控制模块和上位机模块；首先，本发明采用FPGA抖动测试模块，避免了昂贵的测试仪器的使用，节省了SDH时钟抖动测试的成本；其次，本发明采用集成化的时钟恢复芯片ADN2812、差分放大器ADL5565和接口芯片PCI9054等，减小了测试电路的面积和复杂性，也减少了PLL电路的使用；最后，本发明采用上位机模块对FPGA抖动测试模块控制测试的方式，减少了模拟电路的使用，使SDH时钟抖动的测试结果更加的可靠。
-
公开(公告)号：CN109063752B
公开(公告)日：2022-06-17
申请号：CN201810785098.4
申请日：2018-07-17
申请人： 华北水利水电大学
摘要： 本发明公开了基于神经网络的多源高维多尺度实时数据流的分拣方法，涉及计算机高维数据分类技术领域，设计一个管道式的信息处理模型，该模型使用抽象工厂方式忽略了设备间数据格式的差异，然后使用消息泵机制将不同信道采集的多通道异构数据泵入数据处理管道，采用协处理器中间件方式完成异构消息的协同处理，在协处理器内部采用神经网络结构对多源高维数据进行分类处理，从而有效地解决了多通道信号分类融合处理问题。本发明通过研究现有分类器的优缺点，提出了一种改进的分拣方法，该方案融入人工智能的神经网络算法，通过对分类器的优化设计，满足了高维多尺度高速实时数据流的分拣。
-
公开(公告)号：CN109885434A
公开(公告)日：2019-06-14
申请号：CN201910071656.5
申请日：2019-01-25
申请人： 华北水利水电大学
IPC分类号： G06F11/22 , G06F11/273
摘要： 本发明公开了一种FPGA高速SerDes接口的集成测试系统及方法，包括中央处理模块、交换机、数字程控电源、码型发生器、测试仪器模块和SerDes接口测试PCB，本发明通过集成分离的专项测试仪仪器，通过搭载SerDes接口测试PCB硬件平台，在中央处理模块中实现对测试仪器的远程控制和集成，同时，实现对所需参数的测试和记录，并将测试记录在中央处理模块上集中输出，从而实现对SerDes芯片参数的全覆盖测试，通过减少人工测试的干预，减少手动切换，操作的时间，大幅度提高FPGA芯片SerDes接口的测试效率。
-
公开(公告)号：CN107547653A
公开(公告)日：2018-01-05
申请号：CN201710814048.X
申请日：2017-09-11
申请人： 华北水利水电大学
IPC分类号： H04L29/08
摘要： 本发明提供了一种分布式文件存储系统，包括数据存储服务器集群子系统和文件管理服务器集群子系统，文件管理服务器集群子系统包括至少两个存储卷，每个存储卷至少包括两个存储节点服务器，卷内各个存储节点服务器互为备份和镜像，且各卷内存储节点服务器的存储容量的差值小于第一设定值；所述文件管理服务器集群子系统用于客户文件上传、存储管理和存储服务器集群同步。本发明提供了一个海量、超大规模、可扩展、松耦合的分布式文件系统，在性能上得到了大幅度的提高，在动态扩展上得到了极大的改善，可支持文件秒传、流媒体实时播放、超大数据文件存储、多用户文件共享和保护，为目前大数据时代的数据存储技术提供了基础服务。
-
公开(公告)号：CN105116802B
公开(公告)日：2017-09-26
申请号：CN201510506119.0
申请日：2015-08-17
申请人： 华北水利水电大学
IPC分类号： G05B19/042
摘要： 本发明公开了一种确定性时钟抖动的产生装置及方法，包括电源模块、上位机模块、PXI总线控制模块、FPGA、采样时钟产生模块、D/A转换模块、抖动信号调理模块和时钟变换模块；首先，本发明利用上位机模块通过PXI总线控制模块在FPGA中产生数字的时钟抖动信号，可以避免传统的由模拟电路产生时钟抖动的方法带来的误差，使时钟抖动的结构更加的准确可靠；其次，本发明采用了集成化的PCI9054接口芯片、ADF4106集成频率合成芯片和ADCLK915时钟转换芯片，大大减小了装置的电路复杂程度以及模拟化程度，不仅可以优化电路，还可以使装置产生时钟抖动的结果的准确性大大提高；最后，本发明采用FPGA作为信号产生源，避免了昂贵的测试仪器的使用，节省了时钟抖动产生的成本。
-
-
-
-
-
-
-
-
-
搜索结果
31 条记录 (耗时 0.031 秒)
