半导体器件及其形成方法
    1.
    发明公开

    公开(公告)号:CN118824952A

    公开(公告)日:2024-10-22

    申请号:CN202410849213.5

    申请日:2024-06-27

    Abstract: 示例性器件包括:前侧电源轨,设置在衬底的前侧上方;背侧电源轨,设置在衬底的背侧上方;外延源极/漏极结构,设置在前侧电源轨和背侧电源轨之间。外延源极/漏极结构通过前侧源极/漏极接触件连接至前侧电源轨。外延源极/漏极结构通过背侧源极/漏极通孔连接至背侧电源轨。背侧源极/漏极通孔设置在衬底中,并且介电层设置在衬底和背侧电源轨之间。背侧源极/漏极通孔延伸穿过介电层和衬底。前侧硅化物层可以位于前侧源极/漏极接触件和外延源极/漏极结构之间,并且背侧硅化物层可以位于背侧源极/漏极接触件和外延源极/漏极结构之间,从而使得外延源极/漏极结构位于硅化物层之间。本申请的实施例还涉及半导体器件及其形成方法。

    形成半导体器件的方法
    3.
    发明公开

    公开(公告)号:CN111128887A

    公开(公告)日:2020-05-08

    申请号:CN201911046746.5

    申请日:2019-10-30

    Abstract: 在一个实施例中,一种方法包括:形成从衬底延伸的第一鳍;形成从衬底延伸的第二鳍,第二鳍通过第一距离与第一鳍间隔开。在第一鳍和第二鳍上方形成金属栅极堆叠件;在金属栅极堆叠件上方沉积第一层间电介质;以及形成延伸穿过第一层间电介质以物理接触金属栅极堆叠件的栅极接触件,该栅极接触件横向地设置在第一鳍和第二鳍之间,栅极接触件通过第二距离与第一鳍间隔开。当第一距离大于或等于第一预定阈值时,第二距离小于第二预定阈值。本剧本申请的实施例,提供了形成半导体器件的方法。

    半导体结构的制造方法
    4.
    发明公开

    公开(公告)号:CN115497876A

    公开(公告)日:2022-12-20

    申请号:CN202210842604.5

    申请日:2022-07-18

    Abstract: 提供半导体结构的制造方法。根据本公开的范例性方法包含接收鳍状结构,鳍状结构包含第一通道区与第二通道区及第一虚设栅极结构与第二虚设栅极结构,第一虚设栅极结构与第二虚设栅极结构分别设置于第一通道区与第二通道区的上方。此方法也包含将第一虚设栅极结构的一部分、第一通道区的一部分与基板在第一虚设栅极结构下方的一部分移除以形成沟槽,在沟槽中形成混合介电部件,将混合介电部件的一部分移除以形成空气间隙,将空气间隙密封,以及将空气间隙密封后,以栅极堆叠取代第二虚设栅极结构。

    半导体器件及其形成方法
    5.
    发明公开

    公开(公告)号:CN119744001A

    公开(公告)日:2025-04-01

    申请号:CN202411818476.6

    申请日:2024-12-11

    Abstract: 本发明提供一种半导体器件及其形成方法。半导体器件包括具有前侧以及后侧的衬底、设置在所述衬底的所述前侧上的源极/漏极结构、包括用导电材料填充的沟槽的背侧通孔,所述沟槽暴露在所述衬底的背侧处、延伸穿过所述衬底、以及电耦合至所述源极/漏极结构,以及包括设置在所述衬底与所述背侧通孔之间并且将所述衬底与所述背侧通孔分隔的电介质材料的隔离层,其中所述隔离层选择性地覆盖在所述衬底与所述背侧通孔之间的所述沟槽的多个侧壁的第一部分,并且不覆盖所述沟槽的所述多个侧壁的第二部分。

    形成半导体器件的方法
    6.
    发明授权

    公开(公告)号:CN111128887B

    公开(公告)日:2022-09-23

    申请号:CN201911046746.5

    申请日:2019-10-30

    Abstract: 在一个实施例中,一种方法包括:形成从衬底延伸的第一鳍;形成从衬底延伸的第二鳍,第二鳍通过第一距离与第一鳍间隔开。在第一鳍和第二鳍上方形成金属栅极堆叠件;在金属栅极堆叠件上方沉积第一层间电介质;以及形成延伸穿过第一层间电介质以物理接触金属栅极堆叠件的栅极接触件,该栅极接触件横向地设置在第一鳍和第二鳍之间,栅极接触件通过第二距离与第一鳍间隔开。当第一距离大于或等于第一预定阈值时,第二距离小于第二预定阈值。本剧本申请的实施例,提供了形成半导体器件的方法。

    半导体装置
    7.
    实用新型

    公开(公告)号:CN222366546U

    公开(公告)日:2025-01-17

    申请号:CN202420672850.5

    申请日:2024-04-02

    Abstract: 本公开涉及一种半导体装置。所述半导体装置包括主动区,从基底突出且设置在隔离结构的多个部分之间。所述半导体装置包括栅极堆叠,设置在所述主动区的通道区上。所述半导体装置包括源极/漏极部件,在所述主动区的源极/漏极区上方,其中所述源极/漏极部件具有凹陷部,所述凹陷部延伸到所述基底的顶表面之下。所述半导体装置包括背侧硅化物层,在所述源极/漏极部件的底表面上。所述半导体装置包括背侧导孔,在所述背侧硅化物层的底表面上,其中所述背侧导孔的顶表面在所述栅极堆叠的最底部之下。

Patent Agency Ranking