公开(公告)号：CN113113493B

公开(公告)日：2024-02-23

申请号：CN202110170950.9

申请日：2021-02-08

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴伯峰 ,  尤志豪 ,  林家彬

IPC: H01L29/78 ,  H01L29/06 ,  H01L29/10 ,  H01L21/336

Abstract: 根据本公开的半导体器件包括沟道构件，沟道构件包括第一连接部分、第二连接部分和布置在该第一连接部分与该第二连接部分之间的沟道部分；布置在第一连接部分上方并且与第一连接部分接触的第一内部间隔部件；布置在第一连接部分下方并且与第一连接部分接触的第二内部间隔部件；以及包裹沟道构件的沟道部分的栅极结构。该沟道构件还包括第一脊，该第一脊位于沟道构件的顶面上并且布置在沟道部分与第一连接部分之间的界面处。第一脊部分地在第一内部间隔部件与栅极结构之间延伸。本申请的实施例还涉及形成半导体器件的方法。

公开(公告)号：CN115332310A

公开(公告)日：2022-11-11

申请号：CN202210679226.3

申请日：2022-06-15

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴伯峰 ,  尤志豪 ,  林家彬

IPC: H01L29/06 ,  H01L29/78 ,  H01L21/336 ,  H01L21/8234

Abstract: 一种半导体装置的制造方法，包括：形成鳍片结构，其中多个第一半导体层与多个第二半导体层交替堆叠，第一半导体层及第二半导体层具有不同的材料成分；在鳍片结构上形成牺牲栅极结构；在牺牲栅极结构的侧壁上形成栅极间隔物；蚀刻鳍片结构的源极/漏极(source/drain，S/D)区，且S/D区并未被牺牲栅极结构及栅极间隔物覆盖，借此形成S/D沟槽；通过S/D沟槽横向蚀刻第一半导体层，借此形成多个凹槽；在第一半导体层及第二半导体层的在凹槽及S/D沟槽中露出的表面上但不在栅极间隔物的侧壁上选择性沉积绝缘层；以及在S/D沟槽中成长S/D外延部件，借此将多个气隙封(trapping)在凹槽中。

公开(公告)号：CN110197828B

公开(公告)日：2021-08-24

申请号：CN201810584603.9

申请日：2018-06-08

Applicant: 台湾积体电路制造股份有限公司

Inventor： 温明璋 ,  张长昀 ,  林献钦 ,  吴伯峰 ,  林亚秀

IPC: H01L27/088 ,  H01L21/8234

Abstract: 本发明的实施例提供了半导体器件及其形成方法。半导体器件包括第一和第二晶体管，第一和第二晶体管每个均具有设置在相应的晶体管的沟道区域上方的高k金属栅极。半导体器件还包括与相应的高k金属栅极的端部物理接触的第一和第二介电部件。第一和第二晶体管具有相同的导电类型。两个高k金属栅极具有相同数量的材料层。第一晶体管的阈值电压与第二晶体管的阈值电压不同，并且以下至少一个是正确的：两个高k金属栅极具有不同的宽度，第一和第二介电部件具有与两个晶体管的相应的沟道区域不同的距离，以及第一和第二介电部件具有不同的尺寸。

公开(公告)号：CN113113493A

公开(公告)日：2021-07-13

申请号：CN202110170950.9

申请日：2021-02-08

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴伯峰 ,  尤志豪 ,  林家彬

IPC: H01L29/78 ,  H01L29/06 ,  H01L29/10 ,  H01L21/336

Abstract: 根据本公开的半导体器件包括沟道构件，沟道构件包括第一连接部分、第二连接部分和布置在该第一连接部分与该第二连接部分之间的沟道部分；布置在第一连接部分上方并且与第一连接部分接触的第一内部间隔部件；布置在第一连接部分下方并且与第一连接部分接触的第二内部间隔部件；以及包裹沟道构件的沟道部分的栅极结构。该沟道构件还包括第一脊，该第一脊位于沟道构件的顶面上并且布置在沟道部分与第一连接部分之间的界面处。第一脊部分地在第一内部间隔部件与栅极结构之间延伸。本申请的实施例还涉及形成半导体器件的方法。

公开(公告)号：CN110197828A

公开(公告)日：2019-09-03

申请号：CN201810584603.9

申请日：2018-06-08

Applicant: 台湾积体电路制造股份有限公司

Inventor： 温明璋 ,  张长昀 ,  林献钦 ,  吴伯峰 ,  林亚秀

IPC: H01L27/088 ,  H01L21/8234

Abstract: 本发明的实施例提供了半导体器件及其形成方法。半导体器件包括第一和第二晶体管，第一和第二晶体管每个均具有设置在相应的晶体管的沟道区域上方的高k金属栅极。半导体器件还包括与相应的高k金属栅极的端部物理接触的第一和第二介电部件。第一和第二晶体管具有相同的导电类型。两个高k金属栅极具有相同数量的材料层。第一晶体管的阈值电压与第二晶体管的阈值电压不同，并且以下至少一个是正确的：两个高k金属栅极具有不同的宽度，第一和第二介电部件具有与两个晶体管的相应的沟道区域不同的距离，以及第一和第二介电部件具有不同的尺寸。