-
公开(公告)号：CN115881793A
公开(公告)日：2023-03-31
申请号：CN202211035427.6
申请日：2022-08-26
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/423 , H01L29/06 , H01L29/78 , H01L21/336
Abstract: 提供了半导体结构及其制造方法。制造半导体结构的方法包括形成从衬底突出的鳍结构，并且鳍结构包括交替堆叠的第一半导体材料层和第二半导体材料层。方法还包括形成跨过鳍结构的伪栅极结构以及在伪栅极结构的侧壁上形成栅极间隔件。方法还包括部分地氧化栅极间隔件以形成氧化物层和去除氧化物层以形成修改的栅极间隔件。方法还包括去除第一半导体材料层以形成间隙，并形成栅极结构，栅极结构位于间隙中以环绕第二半导体材料层并且位于第二半导体材料层上方以覆盖修改的栅极间隔件。
-
公开(公告)号：CN113130397B
公开(公告)日：2025-03-21
申请号：CN202110103244.2
申请日：2021-01-26
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本申请说明半导体结构的形成方法，其包括：形成栅极结构于基板上；形成层间介电结构以围绕栅极结构；以及形成第一开口于栅极结构与层间介电结构中。第一开口具有栅极结构中的第一部分，以及层间介电结构中的第二部分，其中第一部分的宽度大于第二部分的宽度。方法还包括沉积介电层于第一开口中，以及形成第二开口于第一开口上。沉积介电层后，第一开口的第一部分维持开放，而介电层填入第一开口的第二部分。栅极结构中的第二开口的深度大于栅极结构中的第一开口的深度。
-
公开(公告)号：CN113659007A
公开(公告)日：2021-11-16
申请号：CN202110103815.2
申请日：2021-01-26
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L29/06 , H01L29/10 , H01L27/088 , H01L27/092
Abstract: 本揭示案的实施例提供一种半导体装置结构具有至少一个T形堆叠式纳米片晶体管以增加跨通道区的有效导电面积。在一个实施例中，半导体装置结构包括第一通道层以及第二通道层，其中第一通道层由第一材料形成并具有第一宽度，第二通道层由异于第一材料的第二材料形成并具有小于第一宽度的第二宽度，且第二通道层接触第一通道层。半导体装置结构亦包括栅极介电层，其中栅极介电层保型地设置在第一通道层及第二通道层上。半导体装置结构亦包括栅极电极层，栅极电极层设置在栅极介电层上。
-
公开(公告)号：CN110660803A
公开(公告)日：2020-01-07
申请号：CN201910573430.5
申请日：2019-06-28
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/11 , H01L21/8244
Abstract: 提供了SRAM结构。SRAM结构包括：衬底；P型阱区，位于衬底上方；N型阱区，位于衬底上方；PMOS晶体管，位于N型阱区中；NMOS晶体管，位于P型阱区中；隔离区，位于P型阱区和N型阱区之间的边界上方；以及介电结构，形成在隔离区中并且从隔离区延伸到P型阱区和N型阱区之间的边界。介电结构的深度大于隔离区的深度。PMOS晶体管通过隔离区与NMOS晶体管分隔开。本发明的实施例还涉及SRAM结构的形成方法。
-
公开(公告)号：CN109801914A
公开(公告)日：2019-05-24
申请号：CN201810385034.5
申请日：2018-04-26
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/092 , H01L21/8238
Abstract: 一种器件，包括衬底；半导体鳍，从衬底延伸；隔离结构，位于衬底上方并且横向位于半导体鳍之间；衬垫层，位于半导体鳍的侧壁和所述隔离结构之间；以及蚀刻停止层，位于衬底和隔离结构之间并且横向位于半导体鳍之间。蚀刻停止层包括与隔离结构和衬垫层的材料不同的材料。本发明的实施例还涉及衬底和隔离结构之间的蚀刻停止层。
-
Patent Agency Ranking
公开(公告)号：CN102569172B
公开(公告)日：2014-09-24
申请号：CN201110398058.2
申请日：2011-11-30
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768 , H01L21/265 , H01L29/423 , H01L29/49
CPC classification number: H01L22/32 , G03F7/70633 , H01L21/265 , H01L29/517 , H01L29/66545
Abstract: 描述了覆盖标记及其制造方法。在一个实施例中，半导体覆盖结构包括：栅叠层结构，形成在半导体衬底上方并被配置作为覆盖标记；以及掺杂半导体衬底，设置在栅叠层结构的两侧，至少包括与器件区域中的栅叠层结构相邻的半导体衬底一样多的掺杂物。通过至少三次离子注入步骤形成掺杂半导体衬底。本发明还提供了一种用于覆盖标记的结构和方法。
-
公开(公告)号：CN110634799B
公开(公告)日：2022-04-08
申请号：CN201811354151.1
申请日：2018-11-14
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L27/088
Abstract: 本公开涉及用于形成半导体器件的方法以及半导体器件。一种方法包括：跨半导体区域上方形成第一和第二虚设栅极堆叠；形成ILD以将第一和第二虚设栅极堆叠嵌入其中；分别用第一和第二替换栅极堆叠替换第一和第二虚设栅极堆叠；执行第一刻蚀工艺以形成第一开口。移除第一替换栅极堆叠的一部分和第二替换栅极堆叠的一部分。该方法还包括：填充第一开口以形成电介质隔离区域；执行第二刻蚀工艺以形成第二开口，其中，ILD被刻蚀，并且电介质隔离区域暴露于第二开口；在第二开口中形成接触间隔件；并且在第二开口中填充接触插塞。接触插塞在接触间隔件的相对部分之间。
-
公开(公告)号：CN113130397A
公开(公告)日：2021-07-16
申请号：CN202110103244.2
申请日：2021-01-26
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L27/088
Abstract: 本申请说明半导体结构的形成方法，其包括：形成栅极结构于基板上；形成层间介电结构以围绕栅极结构；以及形成第一开口于栅极结构与层间介电结构中。第一开口具有栅极结构中的第一部分，以及层间介电结构中的第二部分，其中第一部分的宽度大于第二部分的宽度。方法还包括沉积介电层于第一开口中，以及形成第二开口于第一开口上。沉积介电层后，第一开口的第一部分维持开放，而介电层填入第一开口的第二部分。栅极结构中的第二开口的深度大于栅极结构中的第一开口的深度。
-
公开(公告)号：CN113013159A
公开(公告)日：2021-06-22
申请号：CN202011298209.2
申请日：2020-11-19
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/088 , H01L21/8234
Abstract: 本文描述的实施例针对用于减轻由图案化的栅极结构产生的边缘电容的方法。该方法包括在设置在基板上的鳍结构上形成栅极结构；在栅极结构中形成开口以将栅极结构划分为第一部分和第二部分，其中第一部分和第二部分通过开口间隔开。该方法还包括在开口中形成填充结构，其中形成填充结构包括在开口中沉积氮化硅衬垫以覆盖开口的侧壁表面，以及在氮化硅衬垫上沉积氧化硅。本申请的实施例还包括一种半导体结构。
-
公开(公告)号：CN110634799A
公开(公告)日：2019-12-31
申请号：CN201811354151.1
申请日：2018-11-14
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L27/088
Abstract: 本公开涉及用于形成半导体器件的方法以及半导体器件。一种方法包括：跨半导体区域上方形成第一和第二虚设栅极堆叠；形成ILD以将第一和第二虚设栅极堆叠嵌入其中；分别用第一和第二替换栅极堆叠替换第一和第二虚设栅极堆叠；执行第一刻蚀工艺以形成第一开口。移除第一替换栅极堆叠的一部分和第二替换栅极堆叠的一部分。该方法还包括：填充第一开口以形成电介质隔离区域；执行第二刻蚀工艺以形成第二开口，其中，ILD被刻蚀，并且电介质隔离区域暴露于第二开口；在第二开口中形成接触间隔件；并且在第二开口中填充接触插塞。接触插塞在接触间隔件的相对部分之间。
-
-
-
-
-
-
-
-
-
Search Results
23
records
(took 0.034 seconds)
