-
公开(公告)号：CN113571471B
公开(公告)日：2024-11-15
申请号：CN202110449422.7
申请日：2021-04-25
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8238 , H01L27/092
Abstract: 本发明的实施例包括形成半导体器件的方法。方法包括提供衬底，衬底具有设置在衬底上方的多个第一半导体层和多个第二半导体层。方法也包括：图案化第一半导体层和第二半导体层以形成第一鳍和第二鳍；从第一鳍和第二鳍去除第一半导体层，从而使得图案化的第二半导体层的第一部分成为第一鳍中的第一悬浮纳米结构，并且使得图案化的第二半导体层的第二部分成为第二鳍中的第二悬浮纳米结构；以及将阈值修改杂质掺杂至第一鳍的第一悬浮纳米结构中。杂质使得形成有第一鳍和第二鳍的晶体管具有不同的阈值电压。本申请的实施例还涉及半导体结构。
-
-
公开(公告)号：CN114792662A
公开(公告)日：2022-07-26
申请号：CN202210172776.6
申请日：2022-02-24
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8238 , H01L27/092
Abstract: 本发明提供一种半导体装置。半导体装置包括有源区位于半导体基板。有源区沿着第一方向延伸。半导体装置亦包括栅极结构位于有源区上。栅极结构沿着第二方向延伸，且第二方向垂直于第一方向。此外，栅极结构接合有源区上的通道。装置还包括源极/漏极结构位于有源区上并与通道相连。源极/漏极结构在半导体基板上的投影符合六边形。
-
公开(公告)号：CN113380708B
公开(公告)日：2024-11-29
申请号：CN202110586516.9
申请日：2021-05-27
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L21/8238 , H01L27/088 , H01L27/092
Abstract: 制造半导体器件的方法包括：形成其中交替堆叠第一半导体层和第二半导体层的鳍结构；在鳍结构上方形成牺牲栅极结构；蚀刻鳍结构的未由牺牲栅极结构覆盖的源极/漏极(S/D)区域，从而形成S/D间隔；通过S/D间隔横向蚀刻第一半导体层，从而形成凹槽；在凹槽中、在蚀刻的第一半导体层上形成第一绝缘层；在形成第一绝缘层之后，在凹槽中、在第一绝缘层上形成第二绝缘层，其中，第二绝缘层的介电常数小于第一绝缘层的介电常数；以及在S/D间隔中形成S/D外延层，其中，第二绝缘层与S/D外延层接触。本申请的实施例还涉及半导体器件。
-
公开(公告)号：CN113539965A
公开(公告)日：2021-10-22
申请号：CN202110660108.3
申请日：2021-06-15
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L21/8238 , H01L27/088 , H01L27/092
Abstract: 本发明实施例提供半导体装置的制造方法。上述方法包含形成具有交互堆叠的多个第一半导体层与多个第二半导体层的鳍片结构；形成牺牲栅极结构于鳍片结构上方；以及蚀刻源极/漏极(S/D)区，从而形成暴露出至少一个第二半导体层的开口。上述方法也包含通过开口布植蚀刻速率修饰物种于至少一个第二半导体层中，从而形成至少一个第二半导体层的布植部分。上述方法还包含选择性蚀刻至少一个第二半导体层的布植部分；凹蚀暴露于开口中的所述第一半导体层的端部；以及于开口中形成源极/漏极(S/D)外延层。
-
Patent Agency Ranking
公开(公告)号：CN112687678A
公开(公告)日：2021-04-20
申请号：CN202011110451.2
申请日：2020-10-16
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/02 , H01L27/06 , H01L21/822
Abstract: 一种集成电路(integrated circuit,IC)，其包括形成在半导体基底上的电路；以及形成在半导体基底上并与电路整合的去耦电容(decouple capacitance,de‑cap)元件。去耦电容元件包括场效应晶体管(field‑effect transistor,FET)，其还包括透过接触部件连接的源极和漏极，其接触部件分别坐落在源极和漏极上；于通道上方并插入源极和漏极之间的栅极堆叠；以及设置于通道下方并连接至源极和漏极的掺杂部件，其中掺杂部件以源极和漏极相同类型的杂质掺杂。
-
公开(公告)号：CN114975259A
公开(公告)日：2022-08-30
申请号：CN202210285949.5
申请日：2022-03-22
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L27/088
Abstract: 公开一种集成电路装置。装置包含设置在基底上方的第一通道层、设置在第一通道层上方的第二通道层、以及围绕第一通道层和第二通道层的栅极堆叠。源极/漏极部件设置成邻近第一通道层、第二通道层和栅极堆叠。源极/漏极部件设置在第一通道层的多个第一刻面和第二通道层的多个第二刻面上方。第一刻面和第二刻面具有(111)结晶取向。内间隔物设置在栅极堆叠和源极/漏极部件之间以及第一通道层和第二通道层之间。硅化物部件设置在源极/漏极部件上方。硅化物部件朝向基底延伸到源极/漏极部件中至第一通道层的深度。
-
公开(公告)号：CN114334960A
公开(公告)日：2022-04-12
申请号：CN202110856150.2
申请日：2021-07-28
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/088 , H01L21/8234
Abstract: 本发明实施例提供一种半导体装置结构。半导体装置结构包括：第一通道层，其具有第一表面与第二表面，以及第二通道层，其具有相对的第一表面与第二表面，且第一通道层与第二通道层的组成为第一材料。结构亦包括第一掺质抑制层，接触第一通道层的第二表面，以及第二掺质抑制层平行于第一掺质抑制层。第二掺质抑制层接触第二通道层的第一表面，且第一掺质抑制层与第二掺质抑制层各自包含碳或氟。结构还包括栅极介电层，接触第一掺质抑制层、第二掺质抑制层与第一通道层的第一表面，以及栅极层，位于栅极介电层上。
-
公开(公告)号：CN113380708A
公开(公告)日：2021-09-10
申请号：CN202110586516.9
申请日：2021-05-27
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L21/8238 , H01L27/088 , H01L27/092
Abstract: 制造半导体器件的方法包括：形成其中交替堆叠第一半导体层和第二半导体层的鳍结构；在鳍结构上方形成牺牲栅极结构；蚀刻鳍结构的未由牺牲栅极结构覆盖的源极/漏极(S/D)区域，从而形成S/D间隔；通过S/D间隔横向蚀刻第一半导体层，从而形成凹槽；在凹槽中、在蚀刻的第一半导体层上形成第一绝缘层；在形成第一绝缘层之后，在凹槽中、在第一绝缘层上形成第二绝缘层，其中，第二绝缘层的介电常数小于第一绝缘层的介电常数；以及在S/D间隔中形成S/D外延层，其中，第二绝缘层与S/D外延层接触。本申请的实施例还涉及半导体器件。
-
公开(公告)号：CN113267963A
公开(公告)日：2021-08-17
申请号：CN202110495908.4
申请日：2021-05-07
Applicant: 台湾积体电路制造股份有限公司
IPC: G03F7/20
Abstract: 光刻系统利用锡滴生成用于光刻的极紫外辐射。光刻系统用激光照射液滴。液滴变成等离子体，并发出极紫外辐射。光刻系统检测锡滴对聚光镜的污染，并调节缓冲流体的流量以减少污染。本申请的实施例提供了用于执行极紫外光刻工艺的系统和方法。
-
-
-
-
-
-
-
-
-
Search Results
25
records
(took 0.024 seconds)
