-
公开(公告)号：CN113267963B
公开(公告)日：2024-09-13
申请号：CN202110495908.4
申请日：2021-05-07
Applicant: 台湾积体电路制造股份有限公司
IPC: G03F7/20
Abstract: 光刻系统利用锡滴生成用于光刻的极紫外辐射。光刻系统用激光照射液滴。液滴变成等离子体，并发出极紫外辐射。光刻系统检测锡滴对聚光镜的污染，并调节缓冲流体的流量以减少污染。本申请的实施例提供了用于执行极紫外光刻工艺的系统和方法。
-
公开(公告)号：CN110780542A
公开(公告)日：2020-02-11
申请号：CN201910699020.5
申请日：2019-07-31
Applicant: 台湾积体电路制造股份有限公司
IPC: G03F7/20
Abstract: 一种用于极紫外线(extreme ultra violet；EUV)辐射源装置的极紫外线导引腔，包括EUV收集器镜体与轨迹校正装置。反射层设置于EUV收集器镜体上，并且作为反射表面。轨迹校正装置附接或嵌入于EUV收集器镜体。轨迹校正装置配置以调节金属离子的轨迹朝向EUV导引腔的相对侧并且远离EUV收集器镜体的反射表面。
-
公开(公告)号：CN110931359A
公开(公告)日：2020-03-27
申请号：CN201910892072.4
申请日：2019-09-20
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336
Abstract: 一种半导体元件的制造方法包括在基板上方形成虚设栅极。一对栅极间隔件在虚设栅极的相对侧壁上形成。移除虚设栅极以在栅极间隔件之间形成沟槽。将第一离子束导引至沟槽的上部，而使沟槽的下部实质上无第一离子束入射。在将第一离子束导引至沟槽期间，基板相对于第一离子束移动。栅极结构在沟槽中形成。
-
公开(公告)号：CN110660746A
公开(公告)日：2020-01-07
申请号：CN201910574417.1
申请日：2019-06-28
Applicant: 台湾积体电路制造股份有限公司
Abstract: 在一些实施例中，本申请提供一种存储器器件。存储器器件包含芯片，芯片包含磁性随机存取存储器(MRAM)单元。至少部分地包围芯片的磁场屏蔽结构包含多层堆叠。多层堆叠包含磁性层和介电层。第一磁性区位于磁场屏蔽结构的内表面内部且第二磁性区直接位于磁场屏蔽结构的外表面外部。第一磁性区中的磁场小于第二磁性区中的磁场。
-
公开(公告)号：CN110620174A
公开(公告)日：2019-12-27
申请号：CN201910523220.5
申请日：2019-06-17
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L43/08 , H01L43/02 , H01L23/552 , G11C11/16
Abstract: 在一些实施例中，本申请提供了存储器器件。存储器器件包括芯片，芯片上包括磁性随机存取存储器(MRAM)单元。磁场屏蔽结构包括至少部分地围绕芯片的导电或磁性材料。磁场屏蔽结构包括横向围绕芯片的侧壁区、从侧壁区向上延伸的上部区以及从侧壁区向下延伸的下部区。上部区和/或下部区的至少一个终止于芯片上方的开口。
-
Patent Agency Ranking
公开(公告)号：CN115763365A
公开(公告)日：2023-03-07
申请号：CN202210557085.8
申请日：2022-05-20
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768 , H01L23/538
Abstract: 提供了形成半导体结构的方法和半导体结构。根据本发明的半导体结构包括多个晶体管、电耦接至多个晶体管的互连结构、设置在互连结构上方并且与多个晶体管电隔离的金属部件、设置在金属部件上方的绝缘层以及设置在绝缘层上方的第一再分布部件和第二再分布部件。第一再分布部件和第二再分布部件之间的间隔设置在金属部件的至少部分正上方。
-
公开(公告)号：CN113267963A
公开(公告)日：2021-08-17
申请号：CN202110495908.4
申请日：2021-05-07
Applicant: 台湾积体电路制造股份有限公司
IPC: G03F7/20
Abstract: 光刻系统利用锡滴生成用于光刻的极紫外辐射。光刻系统用激光照射液滴。液滴变成等离子体，并发出极紫外辐射。光刻系统检测锡滴对聚光镜的污染，并调节缓冲流体的流量以减少污染。本申请的实施例提供了用于执行极紫外光刻工艺的系统和方法。
-
公开(公告)号：CN110660746B
公开(公告)日：2021-07-20
申请号：CN201910574417.1
申请日：2019-06-28
Applicant: 台湾积体电路制造股份有限公司
Abstract: 在一些实施例中，本申请提供一种存储器器件。存储器器件包含芯片，芯片包含磁性随机存取存储器(MRAM)单元。至少部分地包围芯片的磁场屏蔽结构包含多层堆叠。多层堆叠包含磁性层和介电层。第一磁性区位于磁场屏蔽结构的内表面内部且第二磁性区直接位于磁场屏蔽结构的外表面外部。第一磁性区中的磁场小于第二磁性区中的磁场。
-
公开(公告)号：CN110620174B
公开(公告)日：2022-11-18
申请号：CN201910523220.5
申请日：2019-06-17
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L43/08 , H01L43/02 , H01L23/552 , G11C11/16
Abstract: 在一些实施例中，本申请提供了存储器器件。存储器器件包括芯片，芯片上包括磁性随机存取存储器(MRAM)单元。磁场屏蔽结构包括至少部分地围绕芯片的导电或磁性材料。磁场屏蔽结构包括横向围绕芯片的侧壁区、从侧壁区向上延伸的上部区以及从侧壁区向下延伸的下部区。上部区和/或下部区的至少一个终止于芯片上方的开口。
-
公开(公告)号：CN222883544U
公开(公告)日：2025-05-16
申请号：CN202421467613.1
申请日：2024-06-25
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/538 , H01L23/498
Abstract: 一种集成电路结构，包含半导体基底；互连结构形成于半导体基底上方；重布线层结构形成于互连结构上方，重布线层结构包含:重布线层接垫部分，具有接垫导通孔阵列，接垫导通孔阵列具有坐落于互连结构的第一顶部金属线上的导通孔；重布线层信号布线部分，具有坐落于互连结构的第二顶部金属线上的信号布线导通孔；及重布线层顶部，位于重布线层接垫部分及重布线层信号布线部分上方。接垫导通孔阵列的导通孔包含方块导通孔及相邻的牺牲导通孔，方块导通孔具有方块导通孔宽度，牺牲导通孔具有牺牲导通孔宽度，且方块导通孔宽度大于牺牲导通孔宽度。
-
-
-
-
-
-
-
-
-
Search Results
10
records
(took 0.03 seconds)
