公开(公告)号：CN110544720A

公开(公告)日：2019-12-06

申请号：CN201910385287.7

申请日：2019-05-09

Applicant: 台湾积体电路制造股份有限公司

Inventor： 刘书豪 ,  陈国儒 ,  吴濬宏 ,  陈佳政 ,  陈亮吟 ,  张惠政 ,  王英郎

IPC: H01L29/08 ,  H01L29/78 ,  H01L21/324 ,  H01L21/265

Abstract: 本公开涉及一种半导体制程的方法。此处所述的实施例一般关于形成超浅接面于p型源极/漏极区中，且超浅接面具有高掺质浓度与低接点电阻。在一实施例中，方法包括形成源极/漏极区于基板上的主动区中，且源极/漏极区包含锗；进行采用镓的离子布植制程，以形成非晶区于源极/漏极区中；进行采用掺质的离子布植制程至非晶区中；以及对非晶区进行热制程。

公开(公告)号：CN115527841A

公开(公告)日：2022-12-27

申请号：CN202210683784.7

申请日：2022-06-16

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈佳政 ,  吴濬宏 ,  陈亮吟 ,  张惠政 ,  杨育佳 ,  张钧彦 ,  杨智凯 ,  沈育佃 ,  张雅惠

IPC: H01L21/033 ,  H01L21/3213

Abstract: 提供一种形成半导体装置的方法。在一些实施例中，方法包括形成靶层在半导体基板上方、形成富碳硬遮蔽层在靶层上方，通过蚀刻工艺图案化数个特征在富碳硬遮蔽层中、对被图案化在富碳硬遮蔽层中的这些特征执行定向离子束修整工艺、以及使用富碳硬遮蔽层作为遮罩来图案化靶层。

公开(公告)号：CN116247100A

公开(公告)日：2023-06-09

申请号：CN202310080937.3

申请日：2023-01-18

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林育樟 ,  吴濬宏 ,  陈亮吟 ,  张惠政 ,  杨育佳

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

Abstract: 一种半导体装置及其制造方法，半导体装置的制造方法包含：沉积多层堆叠于半导体基材上，多层堆叠包含交替的多个牺牲层及多个通道层；形成虚设栅极于多层堆叠上；形成第一间隙壁于虚设栅极的侧壁上；进行第一布植工艺，以形成第一掺杂区域，第一布植工艺具有第一布植能量及第一布植剂量；进行第二布植工艺，以形成第二掺杂区域，其中第一掺杂区域及第二掺杂区域是在通道层中，未被第一间隙壁及虚设栅极覆盖的部分，第二布植工艺具有第二布植能量及第二布植剂量，第二布植能量是大于第一布植能量，且第一布植剂量是不同于第二布植剂量。

公开(公告)号：CN115440665A

公开(公告)日：2022-12-06

申请号：CN202210926119.6

申请日：2022-08-03

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林育樟 ,  吴濬宏 ,  陈亮吟 ,  张惠政 ,  杨育佳

IPC: H01L21/8238 ,  H01L27/092

Abstract: 一种制造半导体装置的方法包括在半导体基板上方沉积多层堆叠，多层堆叠包括与多个通道层交替的多个牺牲层；在多层堆叠中形成第一凹陷处；在第一凹陷处中的这些牺牲层的侧壁上形成多个第一间隔物；在第一凹陷处中沉积第一半导体材料，其中第一半导体材料是未掺杂的，其中第一半导体材料与第一间隔物中的至少一者的侧壁和底表面物理性接触。在第一半导体材料内布植掺质，其中在布植掺质之后，第一半导体材料具有梯度掺杂的分布；以及在第一半导体材料上方在第一凹陷处中形成外延的源极/漏极区域，其中外延的源极/漏极区域的材料不同于第一半导体材料。