-
公开(公告)号：CN113852355A
公开(公告)日：2021-12-28
申请号：CN202110190026.7
申请日：2021-02-18
申请人： 台湾积体电路制造股份有限公司
IPC分类号： H03F3/45
摘要： 本文揭示内容揭示一种电压放大器、放大输入电压的方法及其系统，是关于基于串接电荷泵浦升压的放大输入电压的系统及方法。在一态样中，根据输入电压将第一电荷储存于第一电容器以获得第二电压。在一态样中，根据储存于第一电容器的第一电荷来放大第二电压以获得第三电压。在一态样中，根据第三电压将第二电荷储存于第二电容器。在一态样中，根据储存于第二电容器的第二电荷来放大第三电压以获得第四电压。
-
公开(公告)号：CN113053998A
公开(公告)日：2021-06-29
申请号：CN202011635105.6
申请日：2020-12-31
申请人： 台湾积体电路制造股份有限公司
IPC分类号： H01L29/06 , H01L27/092 , H01L21/8238
摘要： 一种用于偏置保护环结构的方法，包括将MOS晶体管的栅极偏置至第一偏置电压电平，将MOS晶体管的第一S/D区域和第二S/D区域偏置至电压域电压电平，将保护环结构的栅极偏置至第二偏置电压电平，以及将保护环结构的第一重掺杂区和第二重掺杂区偏置至电压域电压电平。第一S/D区域和第二S/D区域中的每一个都有第一掺杂类型，第一重掺杂区和第二重掺杂区中的每一个都有不同于第一掺杂类型的第二掺杂类型，以及第一S/D区域和第二S/D区域中的每一个以及第一重掺杂区和第二重掺杂区中的每一个都被定位在具有第二掺杂类型的衬底区域中。本申请的实施例还涉及集成电路器件及其形成方法。
-
公开(公告)号：CN106055724B
公开(公告)日：2019-09-27
申请号：CN201610193186.6
申请日：2013-07-17
申请人： 台湾积体电路制造股份有限公司
IPC分类号： G06F17/50
摘要： 本发明涉及一种半导体器件，包括：设置在所述半导体器件的边缘附近的边缘有源单元，其中所述边缘有源单元包括多个指状件；朝向所述半导体器件的中心部分的与所述边缘有源单元邻近的内部有源单元，其中，所述内部有源单元包括多个指状件并且所述边缘有源单元的所述多个指状件的至少一个电连接至所述内部有源单元的所述多个指状件的至少一个；以及设置在所述半导体器件的所述中心部分附近的中间有源单元，其中所述中间有源单元包括多个指状件并且所述中间有源单元的所述指状件的每个相互电连接。
-
公开(公告)号：CN110034109A
公开(公告)日：2019-07-19
申请号：CN201811523624.6
申请日：2018-12-13
申请人： 台湾积体电路制造股份有限公司
IPC分类号： H01L27/02
摘要： 本公开阐述一种以具有多个统一栅极的单元结构取代器件的方法。一种示例性方法包括：接收电路图，所述电路图包括所述器件；确定所述单元结构，其中所述多个统一栅极的累加有效栅极长度等于所述器件的栅极长度；基于所述单元结构及所述器件产生平面图，所述平面图包括多个占位符的布置，所述多个占位符的所述布置与所述电路图中所述单元结构的布置及所述器件的布置匹配；以及基于所述平面图、所述单元结构及所述电路图产生电路布局。所述多个占位符被所述单元结构取代且所述单元结构能够基于所述电路图而连接到所述电路图的其他部分。
-
公开(公告)号：CN103226624B
公开(公告)日：2016-10-05
申请号：CN201210571197.5
申请日：2012-12-25
申请人： 台湾积体电路制造股份有限公司
IPC分类号： G06F17/50
CPC分类号： G06F17/5081 , G03F1/36 , G03F1/70
摘要： 提供了一种用于检验在半导体器件布局中存在的可接受的器件特征密度和器件特征差异的方法。提供了用于将器件布局划分为多个窗口并且测量或者确定每个窗口内的器件特征密度的方法。器件布局包括各个器件区域并且该方法提供了将一个区域内的平均器件特征密度与周围区域或者其他区域内的平均器件特征密度进行比较并且还提供了确定器件特征密度的梯度。可以从特定器件区域至周围区域监控梯度。用于实施该方法的指令可以存储在计算机可读存储介质上并且通过处理器执行这些指令。本发明还提供了半导体器件特征密度梯度检验。
-
公开(公告)号：CN103577625B
公开(公告)日：2016-08-10
申请号：CN201310300865.5
申请日：2013-07-17
申请人： 台湾积体电路制造股份有限公司
IPC分类号： G06F17/50
CPC分类号： H01L27/0207 , G06F17/5072 , G06F17/5081
摘要： 本发明涉及一种制造半导体器件的方法。所述方法包括比较所述半导体器件的电路图设计与所述半导体器件的布局设计。所述方法进一步包括基于所述布局设计生成布局样式信息以及基于所述布局设计和所述电路图设计生成阵列边缘信息。所述方法进一步包括用智能伪插入使用述布局样式信息和所述阵列边缘信息选择性地修正布局设计。所述方法进一步包括使用所述布局样式信息和所述阵列边缘信对在修正的布局设计执行设计规则检查。本发明还涉及用于制造半导体器件的系统和半导体器件。
-
公开(公告)号：CN102682151B
公开(公告)日：2015-11-18
申请号：CN201210034332.2
申请日：2012-02-15
申请人： 台湾积体电路制造股份有限公司
IPC分类号： G06F17/50
CPC分类号： G06F17/5081 , G06F17/5022 , G06F17/5068 , G06F2217/02 , G06F2217/06
摘要： 本发明公开了一种对微机电器件进行建模的系统和方法。一个实施例包括将微机电设计分成独立的区域，并且将该独立的区域分别进行建模。可以在独立的模型中使用参数化参数或者参数方程。上述独立的模型可以结合到MEMS器件模型中。可以对该MEMS器件模型进行测试和校准，然后，该MEMS器件可以用于对微机电器件的新设计进行建模。
-
公开(公告)号：CN102045068B
公开(公告)日：2014-01-29
申请号：CN201010237434.5
申请日：2010-07-23
申请人： 台湾积体电路制造股份有限公司
CPC分类号： G09G3/3688 , G09G2310/027 , G09G2320/02 , G09G2330/021
摘要： 本发明提供一种数字模拟转换电路及数字模拟转换方法，该电路包括第一、第二数字模拟转换解码器以及缓冲器。第一数字模拟转换解码器，用以根据数字输入码的第一位数，输出具有第一电压电平的第一输出信号，而第一电压电平相应于多个第一输入端之一所接收的电压电平；第二数字模拟转换解码器，用以根据数字输入码中的第二位数，输出具有第二电压电平的第二输出信号，第二电压电平相应于多个第二输入端之一所接收的电压电平。缓冲器用以根据第一和第二输出信号的第一和第二电压电平，输出具有一电压电平的第三输出信号。本发明的优点是在维持LCD的解析度和亮度的情况下，减少将DAC解码器连接至共用DAC的导线数目。
-
公开(公告)号：CN103226624A
公开(公告)日：2013-07-31
申请号：CN201210571197.5
申请日：2012-12-25
申请人： 台湾积体电路制造股份有限公司
IPC分类号： G06F17/50
CPC分类号： G06F17/5081 , G03F1/36 , G03F1/70
摘要： 提供了一种用于检验在半导体器件布局中存在的可接受的器件特征密度和器件特征差异的方法。提供了用于将器件布局划分为多个窗口并且测量或者确定每个窗口内的器件特征密度的方法。器件布局包括各个器件区域并且该方法提供了将一个区域内的平均器件特征密度与周围区域或者其他区域内的平均器件特征密度进行比较并且还提供了确定器件特征密度的梯度。可以从特定器件区域至周围区域监控梯度。用于实施该方法的指令可以存储在计算机可读存储介质上并且通过处理器执行这些指令。本发明还提供了半导体器件特征密度梯度检验。
-
公开(公告)号：CN102243837B
公开(公告)日：2013-06-05
申请号：CN201110125741.9
申请日：2011-05-12
申请人： 台湾积体电路制造股份有限公司
CPC分类号： G09G3/3688 , G09G2310/027
摘要： 本发明揭露了一种驱动器、n位驱动器系统与运算放大器缓冲器。驱动器利用运算放大器的终端的选择性偏压，来减少运算放大器输出的偏移。每一运算放大器输入包含晶体管差动输入对，此晶体管差动输入对包含一NMOS晶体管和一PMOS晶体管。在输入电压范围的低端和高端处，这些晶体管是选择性的或分别的耦合至一标准输入或将启动的偏压，以有助于抵消偏差补偿(offset compensation)。对于介于电压范围低端和高端间的输入电压，这些晶体管是以传统方式加以偏压。
-
-
-
-
-
-
-
-
-
搜索结果
85 条记录 (耗时 0.048 秒)