公开(公告)号：CN113380806B

公开(公告)日：2025-03-25

申请号：CN202110408842.0

申请日：2021-04-16

Applicant: 台湾积体电路制造股份有限公司

Inventor： 杨柏峰 ,  杨世海 ,  林佑明 ,  张志宇 ,  贾汉中

IPC: H10B53/30

Abstract: 提供了包括半导体衬底、互连结构和存储器单元阵列的半导体芯片。半导体衬底包括逻辑电路。互连结构设置在半导体衬底上并且电连接至逻辑电路，并且互连结构包括堆叠的层间介电层和嵌入在堆叠的层间介电层中的互连布线。存储器单元阵列嵌入在堆叠的层间介电层中。存储器单元阵列包括驱动晶体管和存储器器件，并且存储器器件通过互连布线电连接至驱动晶体管。

公开(公告)号：CN113497155B

公开(公告)日：2025-02-11

申请号：CN202110694898.7

申请日：2021-06-23

Applicant: 台湾积体电路制造股份有限公司

Inventor： 李泓纬 ,  马礼修 ,  杨世海 ,  林佑明

IPC: H10D30/67 ,  H10D30/01 ,  H10B53/10 ,  H10B53/40 ,  H10B51/10 ,  H10B51/40 ,  H10B61/00 ,  H10B63/00

Abstract: 薄膜晶体管及其形成方法，薄膜晶体管包括：衬底；字线，设置在衬底上；半导体层，设置在衬底上，半导体层具有源极区域、漏极区域和沟道区域，该沟道区域设置在源极区域和漏极区域之间并且在垂直于衬底的平面的垂直方向上与字线重叠；氢扩散阻挡层，在垂直方向上与沟道区域重叠；栅极介电层，设置在沟道区域和字线之间；以及源电极和漏电极，分别电耦接至源极区域和漏极区域。

公开(公告)号：CN113517304B

公开(公告)日：2024-12-24

申请号：CN202110303314.9

申请日：2021-03-22

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴昭谊 ,  贾汉中 ,  林佑明 ,  杨世海

IPC: H10B51/30 ,  H10B51/20

Abstract: 提供了一种存储器件及其形成方法。该存储器件包括位于衬底上的第一层和位于第一层上的第二层。第一层包括第一层堆叠件；穿过第一层堆叠件的第一栅电极；第一层堆叠件和第一栅电极之间的第一沟道层；以及第一沟道层和第一栅电极之间的第一铁电层。第二层包括第二层堆叠件；穿过第二层堆叠件的第二栅电极；第二层堆叠件和第二栅电极之间的第二沟道层；以及第二沟道层和第二栅电极之间的第二铁电层。

公开(公告)号：CN118866688A

公开(公告)日：2024-10-29

申请号：CN202410871815.0

申请日：2024-07-01

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄彦杰 ,  黄怀莹 ,  邱维刚 ,  施昱全 ,  吕俊颉 ,  林佑明

IPC: H01L21/336 ,  H01L29/78 ,  H01L29/51 ,  H10B51/30

Abstract: 本发明实施例可藉由以下方法来形成半导体装置结构：形成层堆叠，层堆叠包括连续底部电极材料层、连续介电层及连续介电金属氧化物层；藉由将氧原子并入至连续介电金属氧化物层的顶表面部分中来增大连续介电金属氧化物层的顶表面部分中的氧对金属比率；在连续介电金属氧化物层之上沉积连续半导体层；以及对连续半导体层及层堆叠进行图案化，以形成经图案化层堆叠，经图案化层堆叠包括底部电极、介电层、介电金属氧化物层及半导体层。

公开(公告)号：CN113497152B

公开(公告)日：2024-09-06

申请号：CN202110692352.8

申请日：2021-06-22

Applicant: 台湾积体电路制造股份有限公司

Inventor： 李泓纬 ,  马礼修 ,  杨世海 ,  林佑明

IPC: H01L29/78 ,  H01L29/08 ,  H01L21/34 ,  H01L23/528 ,  H01L21/768 ,  H10B51/40 ,  H10B53/40 ,  H10B61/00 ,  H10B63/00

Abstract: 一种场效应晶体管及其制造方法。该等场效应晶体管包括处于沟道层中的有源区对、位于该对有源区之间的沟道区以及位于该对有源区的表面上的自对准钝化层。

公开(公告)号：CN113745238B

公开(公告)日：2024-09-03

申请号：CN202110695161.7

申请日：2021-06-23

Applicant: 台湾积体电路制造股份有限公司

Inventor： 杨柏峰 ,  杨世海 ,  贾汉中 ,  王圣祯 ,  林佑明

IPC: H10B51/10 ,  H10B51/30 ,  H10B51/20

Abstract: 在实施例中，一种器件包括：具有第一侧壁的第一介电层；具有第二侧壁的第二介电层；位于第一介电层和第二介电层之间的字线，该字线具有外侧壁和内侧壁，内侧壁被从外侧壁、第一侧壁和第二侧壁开槽；沿着字线的外侧壁、字线的内侧壁、第一介电层的第一侧壁和第二介电层的第二侧壁延伸的存储器层；以及沿着存储器层延伸的半导体层。本申请提供了三维存储器件和方法。

公开(公告)号：CN113380850B

公开(公告)日：2024-08-16

申请号：CN202110476859.X

申请日：2021-04-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 杨柏峰 ,  王圣祯 ,  杨世海 ,  林佑明 ,  马礼修 ,  贾汉中

IPC: H10B61/00 ,  H10B63/00 ,  H10B63/10

Abstract: 在一些实施例中，本发明涉及存储器器件。在一些实施例中，存储器器件具有：衬底；以及下部互连金属线，设置在衬底上方。存储器器件也具有：选择器沟道，设置在下部互连金属线上方；以及选择器栅电极，包裹选择器沟道的侧壁并且通过选择器栅极电介质与选择器沟道分隔开。存储器器件也具有：存储器单元，设置在选择器沟道上方并且电连接至选择器沟道；以及上部互连金属线，设置在存储器单元上方。通过将选择器放置在后端互连结构内，可以节省前端间隔，并且提供更大的集成灵活性。本申请的实施例还涉及制造存储器器件的方法。

公开(公告)号：CN117976716A

公开(公告)日：2024-05-03

申请号：CN202410038230.0

申请日：2024-01-10

Applicant: 台湾积体电路制造股份有限公司

Inventor： 蔡俊雄 ,  林佑明 ,  游国丰 ,  林裕庭 ,  陈明德 ,  黄诣琇

IPC: H01L29/78 ,  H01L29/08

Abstract: 一种半导体器件包括：纳米结构沟道的堆叠件，位于衬底上方；栅极结构，环绕堆叠件；和源极/漏极区域，位于衬底上。源极/漏极区域包括：第一外延层，与沟道直接接触；和第二外延层，位于第一外延层上，第二外延层具有比第一外延层高的锗浓度。该半导体器件还包括底部隔离结构，位于源极/漏极区域和衬底之间，底部隔离结构是与源极/漏极区域直接接触的介电层。

公开(公告)号：CN113675214B

公开(公告)日：2024-04-30

申请号：CN202110501998.3

申请日：2021-05-08

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林孟汉 ,  贾汉中 ,  王圣祯 ,  杨丰诚 ,  林佑明 ,  林仲德

IPC: H10B51/10 ,  H10B51/30 ,  H10B51/20

Abstract: 本发明的实施例公开了存储器器件及其制造方法。在实施例中，存储器器件包括：源线，在第一方向上延伸；位线，在第一方向上延伸；背栅，在源线与位线之间，背栅在第一方向上延伸；沟道层，围绕背栅；字线，在第二方向上延伸，第二方向垂直于第一方向；以及数据存储层，沿字线延伸，数据存储层在字线与沟道层之间，数据存储层在字线与位线之间，数据存储层在字线与源线之间。

公开(公告)号：CN115148731A

公开(公告)日：2022-10-04

申请号：CN202210529923.0

申请日：2022-05-16

Applicant: 台湾积体电路制造股份有限公司

Inventor： 邱士权 ,  苏焕杰 ,  王培宇 ,  庄正吉 ,  谌俊元 ,  游力蓁 ,  张家豪 ,  林佑明 ,  王志豪

IPC: H01L27/088 ,  H01L27/092 ,  H01L29/16 ,  H01L21/8234 ,  H01L21/8238

Abstract: 一种半导体结构，包括一外延区域，具有前侧及背侧。半导体结构包括一非晶质层，形成于外延区域的背侧，其中非晶质层包括硅。半导体结构包括一第一硅化物层，形成于非晶质层上。半导体结构包括一第一金属接点，形成于第一硅化物层上。