-
公开(公告)号:CN220963350U
公开(公告)日:2024-05-14
申请号:CN202322419525.6
申请日:2023-09-06
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/092 , H01L29/423 , H01L29/51
Abstract: 本实用新型实施例的各种实施例涉及集成芯片。集成芯片包括具有一个或多个内部表面的衬底,一个或多个内部表面在衬底的上表面内形成凹陷。源极/漏极区设置在衬底中,在凹陷的相对侧上。第一栅极介电质沿一个或多个内部表面形成的凹陷配置,第二栅极介电质配置在第一栅极介电质之上和凹陷之内。栅极设置在第二栅极介电质上。第二栅极介电质包括一个或多个从第二栅极介电质的凹陷上表面向外延伸并沿第二栅极介电质的相对侧配置的凸起。