公开(公告)号：CN113363174A

公开(公告)日：2021-09-07

申请号：CN202110318654.9

申请日：2021-03-25

Applicant: 台湾积体电路制造股份有限公司

Inventor： 蔡柏豪 ,  郑明达 ,  吕文雄 ,  刘旭伦 ,  吴凯第 ,  林素妃

IPC: H01L21/60 ,  H01L23/482 ,  H01L23/485 ,  H01L29/41 ,  B82Y30/00 ,  B82Y40/00

Abstract: 方法包括：在晶圆的第一导电部件上方形成晶种层，在该晶种层上形成图案化镀掩模，以及在该图案化镀掩模中的开口中镀第二导电部件。该镀包括执行多次镀循环，每个镀循环都包括使用第一镀电流密度执行的第一镀工艺，以及使用小于第一镀电流密度的第二镀电流密度执行的第二镀工艺。然后去除图案化镀掩模，并蚀刻晶种层。本申请的实施例还涉及半导体器件及其形成方法。

公开(公告)号：CN113314492B

公开(公告)日：2025-01-10

申请号：CN202110216572.3

申请日：2021-02-26

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吕文雄 ,  郑明达 ,  林素妃 ,  刘旭伦 ,  詹前彬 ,  林永胜

IPC: H01L23/488 ,  H01L21/60

Abstract: 在一种制造半导体器件的方法中，在衬底上方形成第一导电层。在第一导电层上方形成第一光刻胶层。使用第一光刻胶层作为蚀刻掩模来蚀刻第一导电层，以形成第一导电层的岛状图案，该岛状图案通过环形槽与第一导电层的母线图案分离。形成连接图案以连接岛状图案和母线图案。在第一导电层和连接图案上方形成第二光刻胶层。第二光刻胶层包括在岛状图案上方的开口。在开口中的岛状图案上形成第二导电层。去除第二光刻胶层，并且去除连接图案，从而形成凸块结构。本申请的实施例还涉及半导体器件。

公开(公告)号：CN117923421A

公开(公告)日：2024-04-26

申请号：CN202410273063.8

申请日：2021-03-31

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴凯第 ,  郑明达 ,  吕文雄 ,  杨挺立 ,  林素妃 ,  刘旭伦 ,  李明机

IPC: B81C1/00 ,  B81B7/00

Abstract: 在制造凸块或柱的方法中，在衬底上方形成凸块下导电层，在凸块下导电层上方形成具有第一开口和第二开口的第一光刻胶层，在第一开口和第二开口中形成第一导电层以形成第一低凸块和第二低凸块，去除第一光刻胶层，在第二低凸块上方形成具有第三开口的第二光刻胶层，在第三开口中的第二低凸块上形成第二导电层以形成具有大于第一低凸块高的高度的高凸块，以及去除第二光刻胶层。本发明的实施例还涉及半导体器件。

公开(公告)号：CN113173558A

公开(公告)日：2021-07-27

申请号：CN202110345362.4

申请日：2021-03-31

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴凯第 ,  郑明达 ,  吕文雄 ,  杨挺立 ,  林素妃 ,  刘旭伦 ,  李明机

IPC: B81C1/00 ,  B81B7/00

Abstract: 在制造凸块或柱的方法中，在衬底上方形成凸块下导电层，在凸块下导电层上方形成具有第一开口和第二开口的第一光刻胶层，在第一开口和第二开口中形成第一导电层以形成第一低凸块和第二低凸块，去除第一光刻胶层，在第二低凸块上方形成具有第三开口的第二光刻胶层，在第三开口中的第二低凸块上形成第二导电层以形成具有大于第一低凸块高的高度的高凸块，以及去除第二光刻胶层。本发明的实施例还涉及半导体器件。

公开(公告)号：CN113173558B

公开(公告)日：2024-03-29

申请号：CN202110345362.4

申请日：2021-03-31

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴凯第 ,  郑明达 ,  吕文雄 ,  杨挺立 ,  林素妃 ,  刘旭伦 ,  李明机

IPC: B81C1/00 ,  B81B7/00

Abstract: 在制造凸块或柱的方法中，在衬底上方形成凸块下导电层，在凸块下导电层上方形成具有第一开口和第二开口的第一光刻胶层，在第一开口和第二开口中形成第一导电层以形成第一低凸块和第二低凸块，去除第一光刻胶层，在第二低凸块上方形成具有第三开口的第二光刻胶层，在第三开口中的第二低凸块上形成第二导电层以形成具有大于第一低凸块高的高度的高凸块，以及去除第二光刻胶层。本发明的实施例还涉及半导体器件。

公开(公告)号：CN113314492A

公开(公告)日：2021-08-27

申请号：CN202110216572.3

申请日：2021-02-26

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吕文雄 ,  郑明达 ,  林素妃 ,  刘旭伦 ,  詹前彬 ,  林永胜

IPC: H01L23/488 ,  H01L21/60

Abstract: 在一种制造半导体器件的方法中，在衬底上方形成第一导电层。在第一导电层上方形成第一光刻胶层。使用第一光刻胶层作为蚀刻掩模来蚀刻第一导电层，以形成第一导电层的岛状图案，该岛状图案通过环形槽与第一导电层的母线图案分离。形成连接图案以连接岛状图案和母线图案。在第一导电层和连接图案上方形成第二光刻胶层。第二光刻胶层包括在岛状图案上方的开口。在开口中的岛状图案上形成第二导电层。去除第二光刻胶层，并且去除连接图案，从而形成凸块结构。本申请的实施例还涉及半导体器件。