-
公开(公告)号：CN113314492B
公开(公告)日：2025-01-10
申请号：CN202110216572.3
申请日：2021-02-26
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/488 , H01L21/60
Abstract: 在一种制造半导体器件的方法中，在衬底上方形成第一导电层。在第一导电层上方形成第一光刻胶层。使用第一光刻胶层作为蚀刻掩模来蚀刻第一导电层，以形成第一导电层的岛状图案，该岛状图案通过环形槽与第一导电层的母线图案分离。形成连接图案以连接岛状图案和母线图案。在第一导电层和连接图案上方形成第二光刻胶层。第二光刻胶层包括在岛状图案上方的开口。在开口中的岛状图案上形成第二导电层。去除第二光刻胶层，并且去除连接图案，从而形成凸块结构。本申请的实施例还涉及半导体器件。
-
公开(公告)号：CN113135549B
公开(公告)日：2025-01-07
申请号：CN202110047525.0
申请日：2021-01-14
Applicant: 台湾积体电路制造股份有限公司
IPC: B81C1/00 , B81B7/02 , H10H20/85 , H01L25/075
Abstract: 本公开实施例提供一种半导体装置的形成方法及半导体装置。半导体装置的形成方法包含将第一半导体基板的第一表面接合至第二半导体基板的第一表面，且在第一半导体基板的第一区中形成一空腔，其中形成空腔包括：供应钝化气体混合物，在空腔的底表面及多个侧壁上沉积钝化层，其中在钝化层的沉积时，钝化层在空腔的底表面上的沉积速率与钝化层在空腔的多个侧壁上的沉积速率相同；以及使用蚀刻气体蚀刻第一半导体基板的第一区，其中蚀刻气体是与钝化气体混合物同时供应，蚀刻第一半导体基板的第一区包括在垂直方向蚀刻的速率大于在水平方向蚀刻的速率。
-
公开(公告)号：CN113307222B
公开(公告)日：2024-05-28
申请号：CN202110216701.9
申请日：2021-02-26
Applicant: 台湾积体电路制造股份有限公司
Abstract: 一种微机电系统(MEMS)包括：电路衬底，包括电子电路；支撑衬底，具有凹槽；接合层，设置在电路衬底和支撑衬底之间；通孔，穿过电路衬底到达开口；第一导电层，设置在电路衬底的前侧；第二导电层，设置在凹槽的内壁上；以及第三导电层，设置在每个通孔的内壁上。根据本申请的其他实施例，还提供了制造微机电系统的方法。
-
公开(公告)号：CN113363174A
公开(公告)日：2021-09-07
申请号：CN202110318654.9
申请日：2021-03-25
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/60 , H01L23/482 , H01L23/485 , H01L29/41 , B82Y30/00 , B82Y40/00
Abstract: 方法包括：在晶圆的第一导电部件上方形成晶种层，在该晶种层上形成图案化镀掩模，以及在该图案化镀掩模中的开口中镀第二导电部件。该镀包括执行多次镀循环，每个镀循环都包括使用第一镀电流密度执行的第一镀工艺，以及使用小于第一镀电流密度的第二镀电流密度执行的第二镀工艺。然后去除图案化镀掩模，并蚀刻晶种层。本申请的实施例还涉及半导体器件及其形成方法。
-
公开(公告)号：CN113140536A
公开(公告)日：2021-07-20
申请号：CN202110030332.4
申请日：2021-01-11
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/48 , H01L21/768 , H01L21/3065
Abstract: 本公开涉及一种半导体装置及其形成方法。公开了一种贯孔，包括在第一区域中具有第一开孔且在第二区域中具有第二开孔的侧壁，也公开了上述贯孔的形成方法。在一个实施例中，半导体装置包含：第一基板；以及贯孔，延伸穿过基板，基板包含：多个第一开孔，在基板的第一区域中邻近贯孔；以及多个第二开孔，在基板的第二区域中邻近贯孔，多个第一开孔的每个开孔具有第一深度，多个第二开孔的每个开孔具有第二深度，第一深度大于第二深度。
-
Patent Agency Ranking
公开(公告)号：CN113135549A
公开(公告)日：2021-07-20
申请号：CN202110047525.0
申请日：2021-01-14
Applicant: 台湾积体电路制造股份有限公司
IPC: B81C1/00 , B81B7/02 , H01L33/48 , H01L25/075
Abstract: 本公开实施例提供一种半导体装置的形成方法及半导体装置。半导体装置的形成方法包含将第一半导体基板的第一表面接合至第二半导体基板的第一表面，且在第一半导体基板的第一区中形成一空腔，其中形成空腔包括：供应钝化气体混合物，在空腔的底表面及多个侧壁上沉积钝化层，其中在钝化层的沉积时，钝化层在空腔的底表面上的沉积速率与钝化层在空腔的多个侧壁上的沉积速率相同；以及使用蚀刻气体蚀刻第一半导体基板的第一区，其中蚀刻气体是与钝化气体混合物同时供应，蚀刻第一半导体基板的第一区包括在垂直方向蚀刻的速率大于在水平方向蚀刻的速率。
-
公开(公告)号：CN117923421A
公开(公告)日：2024-04-26
申请号：CN202410273063.8
申请日：2021-03-31
Applicant: 台湾积体电路制造股份有限公司
Abstract: 在制造凸块或柱的方法中，在衬底上方形成凸块下导电层，在凸块下导电层上方形成具有第一开口和第二开口的第一光刻胶层，在第一开口和第二开口中形成第一导电层以形成第一低凸块和第二低凸块，去除第一光刻胶层，在第二低凸块上方形成具有第三开口的第二光刻胶层，在第三开口中的第二低凸块上形成第二导电层以形成具有大于第一低凸块高的高度的高凸块，以及去除第二光刻胶层。本发明的实施例还涉及半导体器件。
-
公开(公告)号：CN115732428A
公开(公告)日：2023-03-03
申请号：CN202210945674.3
申请日：2022-08-08
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/31 , H01L21/56 , H01L23/488 , H01L23/482 , H01L21/60
Abstract: 本公开提出一种半导体封装结构及其形成方法。半导体封装结构包括导电垫层，形成于基板之上；钝化层，形成于导电垫层之上；第一导孔结构，形成穿过钝化层并接触导电垫层；第一封装材料，包围第一导孔结构；以及重分布层结构，形成于第一导孔结构之上，第一导孔结构具有横向延伸部分，埋藏于第一封装材料靠近第一导孔结构的顶表面。
-
公开(公告)号：CN113307222A
公开(公告)日：2021-08-27
申请号：CN202110216701.9
申请日：2021-02-26
Applicant: 台湾积体电路制造股份有限公司
Abstract: 一种微机电系统(MEMS)包括：电路衬底，包括电子电路；支撑衬底，具有凹槽；接合层，设置在电路衬底和支撑衬底之间；通孔，穿过电路衬底到达开口；第一导电层，设置在电路衬底的前侧；第二导电层，设置在凹槽的内壁上；以及第三导电层，设置在每个通孔的内壁上。根据本申请的其他实施例，还提供了制造微机电系统的方法。
-
公开(公告)号：CN113173558A
公开(公告)日：2021-07-27
申请号：CN202110345362.4
申请日：2021-03-31
Applicant: 台湾积体电路制造股份有限公司
Abstract: 在制造凸块或柱的方法中，在衬底上方形成凸块下导电层，在凸块下导电层上方形成具有第一开口和第二开口的第一光刻胶层，在第一开口和第二开口中形成第一导电层以形成第一低凸块和第二低凸块，去除第一光刻胶层，在第二低凸块上方形成具有第三开口的第二光刻胶层，在第三开口中的第二低凸块上形成第二导电层以形成具有大于第一低凸块高的高度的高凸块，以及去除第二光刻胶层。本发明的实施例还涉及半导体器件。
-
-
-
-
-
-
-
-
-
Search Results
13
records
(took 0.028 seconds)
