-
公开(公告)号：CN118553720A
公开(公告)日：2024-08-27
申请号：CN202410623468.X
申请日：2019-12-30
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/538 , H01L23/31 , H01L23/498
Abstract: 一种半导体封装体，包括：一内连接结构、形成于内连接结构上方的一半导体芯片、形成于内连接结构上方以覆盖并围绕半导体芯片的一封胶层以及形成于封胶层上方的一中介层结构。中介层结构包括一绝缘基体，具有面向封胶层的一第一表面及相对于第一表面的一第二表面。中介层结构也包括排置于绝缘基体的第一表面上且对应于半导体芯片的多个岛型层。一部分的封胶层夹设于至少两个岛型层之间。或者，中介层结构包括一钝化护层，覆盖绝缘基体的第二表面，且具有沿着绝缘基体的周围边缘延伸的一凹槽。
-
公开(公告)号：CN115732427A
公开(公告)日：2023-03-03
申请号：CN202210806346.5
申请日：2022-07-08
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本申请的实施例提供了一种封装结构及其形成方法，该方法包括：形成多个介电层；形成包括多个金属层的密封环的下部，每个金属层延伸到多个介电层之一中；在多个介电层上方沉积第一钝化层；在第一钝化层中形成开口；在开口中形成通孔环并物理接触密封环的下部；以及在第一钝化层上方形成金属环并接合至通孔环。通孔环和金属环形成密封环的上部。金属环包括具有Z字形图案的第一边缘部分。该方法还包括在金属环上形成第二钝化层，并且执行切割工艺以形成器件管芯，其中密封环靠近器件管芯的边缘。
-
公开(公告)号：CN115527926A
公开(公告)日：2022-12-27
申请号：CN202210811825.6
申请日：2022-07-11
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768 , H01L23/488 , H01L23/485
Abstract: 提供了半导体器件和制造半导体器件的方法，制造半导体器件的方法包括：在顶部再分布结构上方沉积第一钝化层，顶部再分布结构位于半导体管芯上方；在第一钝化层上方沉积第二钝化层；形成穿过第二钝化层的第一开口，第一开口具有垂直于第一钝化层的侧壁；将第一开口再成形为第二开口，其中，第二开口具有相对于第一钝化层的喇叭形侧壁；形成穿过第一钝化层的第三开口，其中，第三开口具有与喇叭形侧壁不同的斜率；以及用导电材料填充第二开口和第三开口。
-
公开(公告)号：CN111383926B
公开(公告)日：2022-05-06
申请号：CN201911375530.3
申请日：2019-12-27
Applicant: 台湾积体电路制造股份有限公司
Abstract: 一种形成半导体封装件的方法，包括：将天线衬底接合至再分布结构。天线衬底具有第一天线的第一部分，并且再分布结构具有所述第一天线的第二部分。该方法还包括将天线衬底密封在密封剂中，以及将封装组件接合至再分布结构。再分布结构包括第二天线的第三部分，封装组件包括第二天线的第四部分。根据本申请的其他实施例，还提供了一种半导体封装件。
-
公开(公告)号：CN109216204B
公开(公告)日：2021-11-09
申请号：CN201711335299.6
申请日：2017-12-14
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/48 , H01L21/56 , H01L23/31 , H01L23/498
Abstract: 本发明提供了集成电路封装件及其形成方法。方法包括在载体上方形成导电柱。将集成电路管芯附接至载体，集成电路管芯设置为邻近导电柱。在导电柱和集成电路管芯周围形成密封剂。去除载体以暴露导电柱的第一表面和密封剂的第二表面。在第一表面和第二表面上方形成聚合物材料。固化聚合物材料以形成环形结构。环形结构的内边缘在平面图中与第一表面重叠。环形结构的外边缘在平面图中与第二表面重叠。
-
Patent Agency Ranking
公开(公告)号：CN113363174A
公开(公告)日：2021-09-07
申请号：CN202110318654.9
申请日：2021-03-25
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/60 , H01L23/482 , H01L23/485 , H01L29/41 , B82Y30/00 , B82Y40/00
Abstract: 方法包括：在晶圆的第一导电部件上方形成晶种层，在该晶种层上形成图案化镀掩模，以及在该图案化镀掩模中的开口中镀第二导电部件。该镀包括执行多次镀循环，每个镀循环都包括使用第一镀电流密度执行的第一镀工艺，以及使用小于第一镀电流密度的第二镀电流密度执行的第二镀工艺。然后去除图案化镀掩模，并蚀刻晶种层。本申请的实施例还涉及半导体器件及其形成方法。
-
公开(公告)号：CN111755344A
公开(公告)日：2020-10-09
申请号：CN202010084354.4
申请日：2020-02-10
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/56 , H01L21/60 , H01L23/485 , H01L23/488 , H01L23/31 , H01L25/18
Abstract: 本公开一些实施例提供一种封装结构及一种形成封装结构的方法。所述方法包括在承载基板之上形成重分布结构以及将半导体晶粒放置在重分布结构之上。所述方法还包括将中介层基板堆叠在重分布结构之上。中介层基板延伸跨越半导体晶粒的边缘。所述方法还包括将一或多个装置元件放置在中介层基板之上。此外，所述方法还包括形成包围半导体晶粒的保护层。
-
公开(公告)号：CN111383926A
公开(公告)日：2020-07-07
申请号：CN201911375530.3
申请日：2019-12-27
Applicant: 台湾积体电路制造股份有限公司
Abstract: 一种形成半导体封装件的方法，包括：将天线衬底接合至再分布结构。天线衬底具有第一天线的第一部分，并且再分布结构具有所述第一天线的第二部分。该方法还包括将天线衬底密封在密封剂中，以及将封装组件接合至再分布结构。再分布结构包括第二天线的第三部分，封装组件包括第二天线的第四部分。根据本申请的其他实施例，还提供了一种半导体封装件。
-
公开(公告)号：CN109727946A
公开(公告)日：2019-05-07
申请号：CN201810306349.6
申请日：2018-04-08
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/498 , H01L23/538
Abstract: 提供形成芯片封装体的方法。方法包括将芯片置于再布线结构上。再布线结构包括第一绝缘层与第一线路层，且第一线路层位于第一绝缘层中并电性连接至芯片。方法亦包括经由导电结构将中介基板接合至再布线结构。芯片位于中介基板与再布线结构之间。中介基板具有与再布线结构相邻的凹陷。芯片的第一部分位于凹陷中。中介基板包括基板与导电通孔结构，且导电通孔结构穿过基板并经由导电结构电性连接至第一线路层。
-
公开(公告)号：CN109585388A
公开(公告)日：2019-04-05
申请号：CN201810717245.4
申请日：2018-07-03
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/31 , H01L23/535 , H01L25/065 , H01L21/56
Abstract: 一种形成封装件的方法，包括：分布位于载体上方的牺牲区域；形成位于载体上方的金属柱。金属柱与牺牲区域的至少一部分重叠。该方法还包括：将金属柱和牺牲区域包封在包封材料中；从载体上卸下金属柱、牺牲区域和包封材料；以及去除牺牲区域的至少一部分，以形成从包封材料的表面水平延伸至包封材料内的凹槽。本发明实施例涉及具有带有腔体的TIV的InFO-POP结构。
-
-
-
-
-
-
-
-
-
Search Results
138
records
(took 0.048 seconds)
