-
公开(公告)号：CN113363174A
公开(公告)日：2021-09-07
申请号：CN202110318654.9
申请日：2021-03-25
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/60 , H01L23/482 , H01L23/485 , H01L29/41 , B82Y30/00 , B82Y40/00
Abstract: 方法包括：在晶圆的第一导电部件上方形成晶种层，在该晶种层上形成图案化镀掩模，以及在该图案化镀掩模中的开口中镀第二导电部件。该镀包括执行多次镀循环，每个镀循环都包括使用第一镀电流密度执行的第一镀工艺，以及使用小于第一镀电流密度的第二镀电流密度执行的第二镀工艺。然后去除图案化镀掩模，并蚀刻晶种层。本申请的实施例还涉及半导体器件及其形成方法。
-
公开(公告)号：CN113307222B
公开(公告)日：2024-05-28
申请号：CN202110216701.9
申请日：2021-02-26
Applicant: 台湾积体电路制造股份有限公司
Abstract: 一种微机电系统(MEMS)包括：电路衬底，包括电子电路；支撑衬底，具有凹槽；接合层，设置在电路衬底和支撑衬底之间；通孔，穿过电路衬底到达开口；第一导电层，设置在电路衬底的前侧；第二导电层，设置在凹槽的内壁上；以及第三导电层，设置在每个通孔的内壁上。根据本申请的其他实施例，还提供了制造微机电系统的方法。
-
公开(公告)号：CN109755320A
公开(公告)日：2019-05-14
申请号：CN201811325821.7
申请日：2018-11-08
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L21/336
Abstract: 一种半导体器件包括具有第一区及第二区的半导体衬底、绝缘体、栅极堆叠结构、第一源极/漏极以及第二源极/漏极。第一及第二区分别包括至少一个第一半导体鳍及至少一个第二半导体鳍。第一半导体鳍的中间部分的宽度等于第一半导体鳍的端部部分的宽度。第二半导体鳍的中间部分的宽度小于第二半导体鳍的端部部分的宽度。绝缘体设置在半导体衬底上。第一与第二半导体鳍被绝缘体夹置。栅极堆叠结构位于第一半导体鳍的一部分及第二半导体鳍的一部分上。第一源极/漏极及第二源极/漏极分别覆盖第一半导体鳍的另一部分及第二半导体鳍的另一部分。
-
公开(公告)号：CN113173558B
公开(公告)日：2024-03-29
申请号：CN202110345362.4
申请日：2021-03-31
Applicant: 台湾积体电路制造股份有限公司
Abstract: 在制造凸块或柱的方法中，在衬底上方形成凸块下导电层，在凸块下导电层上方形成具有第一开口和第二开口的第一光刻胶层，在第一开口和第二开口中形成第一导电层以形成第一低凸块和第二低凸块，去除第一光刻胶层，在第二低凸块上方形成具有第三开口的第二光刻胶层，在第三开口中的第二低凸块上形成第二导电层以形成具有大于第一低凸块高的高度的高凸块，以及去除第二光刻胶层。本发明的实施例还涉及半导体器件。
-
公开(公告)号：CN114988345A
公开(公告)日：2022-09-02
申请号：CN202110504850.5
申请日：2021-05-10
Applicant: 台湾积体电路制造股份有限公司
Abstract: 微机电系统(MEMS)包括：包含电子电路的电路衬底，具有凹槽的支撑衬底，设置在电路衬底和支撑衬底之间的接合层，穿过电路衬底至凹槽的贯穿孔，设置在电路衬底的前侧上的第一导电层，以及设置在凹槽的内壁上的第二导电层。第一导电层延伸至贯穿孔中，并且第二导电层延伸至贯穿孔中并耦合至第一导电层。本申请的实施例还提供了制造微机电系统的方法。
-
Patent Agency Ranking
公开(公告)号：CN106252279A
公开(公告)日：2016-12-21
申请号：CN201610010220.1
申请日：2016-01-07
Applicant: 台湾积体电路制造股份有限公司
Inventor： 亚历山大·卡尔尼茨基 , 雷弋昜 , 王玺清 , 郭震宇 , 黄宗隆 , 谢静华 , 刘重希 , 余振华 , 古进誉 , 廖德堆 , 刘国洲 , 吴凯第 , 张国彬 , 杨胜斌 , 黄以撒
IPC: H01L21/78
Abstract: 本发明的实施例提供了一种制造半导体结构的方法，包括：接收第一衬底，第一衬底包括第一表面、与第一表面相对的第二表面以及设置在第一表面上方的多个导电凸块；接收第二衬底；在第一衬底或第二衬底上方设置粘合剂；在第一环境中加热粘合剂；通过在第一衬底或第二衬底上施加小于约10,000N的力以及在第二环境中加热粘合剂来将第一衬底与第二衬底接合；以及从第二表面减薄第一衬底的厚度。
-
公开(公告)号：CN117923421A
公开(公告)日：2024-04-26
申请号：CN202410273063.8
申请日：2021-03-31
Applicant: 台湾积体电路制造股份有限公司
Abstract: 在制造凸块或柱的方法中，在衬底上方形成凸块下导电层，在凸块下导电层上方形成具有第一开口和第二开口的第一光刻胶层，在第一开口和第二开口中形成第一导电层以形成第一低凸块和第二低凸块，去除第一光刻胶层，在第二低凸块上方形成具有第三开口的第二光刻胶层，在第三开口中的第二低凸块上形成第二导电层以形成具有大于第一低凸块高的高度的高凸块，以及去除第二光刻胶层。本发明的实施例还涉及半导体器件。
-
公开(公告)号：CN113307222A
公开(公告)日：2021-08-27
申请号：CN202110216701.9
申请日：2021-02-26
Applicant: 台湾积体电路制造股份有限公司
Abstract: 一种微机电系统(MEMS)包括：电路衬底，包括电子电路；支撑衬底，具有凹槽；接合层，设置在电路衬底和支撑衬底之间；通孔，穿过电路衬底到达开口；第一导电层，设置在电路衬底的前侧；第二导电层，设置在凹槽的内壁上；以及第三导电层，设置在每个通孔的内壁上。根据本申请的其他实施例，还提供了制造微机电系统的方法。
-
公开(公告)号：CN113173558A
公开(公告)日：2021-07-27
申请号：CN202110345362.4
申请日：2021-03-31
Applicant: 台湾积体电路制造股份有限公司
Abstract: 在制造凸块或柱的方法中，在衬底上方形成凸块下导电层，在凸块下导电层上方形成具有第一开口和第二开口的第一光刻胶层，在第一开口和第二开口中形成第一导电层以形成第一低凸块和第二低凸块，去除第一光刻胶层，在第二低凸块上方形成具有第三开口的第二光刻胶层，在第三开口中的第二低凸块上形成第二导电层以形成具有大于第一低凸块高的高度的高凸块，以及去除第二光刻胶层。本发明的实施例还涉及半导体器件。
-
公开(公告)号：CN106252279B
公开(公告)日：2020-06-26
申请号：CN201610010220.1
申请日：2016-01-07
Applicant: 台湾积体电路制造股份有限公司
Inventor： 亚历山大·卡尔尼茨基 , 雷弋昜 , 王玺清 , 郭震宇 , 黄宗隆 , 谢静华 , 刘重希 , 余振华 , 古进誉 , 廖德堆 , 刘国洲 , 吴凯第 , 张国彬 , 杨胜斌 , 黄以撒
IPC: H01L21/78
Abstract: 本发明的实施例提供了一种制造半导体结构的方法，包括：接收第一衬底，第一衬底包括第一表面、与第一表面相对的第二表面以及设置在第一表面上方的多个导电凸块；接收第二衬底；在第一衬底或第二衬底上方设置粘合剂；在第一环境中加热粘合剂；通过在第一衬底或第二衬底上施加小于约10,000N的力以及在第二环境中加热粘合剂来将第一衬底与第二衬底接合；以及从第二表面减薄第一衬底的厚度。
-
-
-
-
-
-
-
-
-
Search Results
10
records
(took 0.022 seconds)
