-
公开(公告)号:CN112289828B
公开(公告)日:2025-03-11
申请号:CN202010708123.6
申请日:2020-07-22
Applicant: 台湾积体电路制造股份有限公司
Abstract: 一种显示器件及其制造方法。所述显示器件包括半导体衬底、隔离层、发光层及第二电极。半导体衬底具有像素区及位于像素区周围的外围区。半导体衬底包括多个第一电极及驱动元件层。多个第一电极设置在像素区中且多个第一电极电连接到驱动元件层。隔离层设置在半导体衬底上。隔离层包括设置在外围区中的第一隔离图案,且第一隔离图案具有第一侧表面及与第一侧表面相对的第二侧表面。发光层设置在隔离层及多个第一电极上,且覆盖第一隔离图案的第一侧表面及第二侧表面。第二电极设置在发光层上。
-
公开(公告)号:CN115732427A
公开(公告)日:2023-03-03
申请号:CN202210806346.5
申请日:2022-07-08
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本申请的实施例提供了一种封装结构及其形成方法,该方法包括:形成多个介电层;形成包括多个金属层的密封环的下部,每个金属层延伸到多个介电层之一中;在多个介电层上方沉积第一钝化层;在第一钝化层中形成开口;在开口中形成通孔环并物理接触密封环的下部;以及在第一钝化层上方形成金属环并接合至通孔环。通孔环和金属环形成密封环的上部。金属环包括具有Z字形图案的第一边缘部分。该方法还包括在金属环上形成第二钝化层,并且执行切割工艺以形成器件管芯,其中密封环靠近器件管芯的边缘。
-
公开(公告)号:CN115527926A
公开(公告)日:2022-12-27
申请号:CN202210811825.6
申请日:2022-07-11
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768 , H01L23/488 , H01L23/485
Abstract: 提供了半导体器件和制造半导体器件的方法,制造半导体器件的方法包括:在顶部再分布结构上方沉积第一钝化层,顶部再分布结构位于半导体管芯上方;在第一钝化层上方沉积第二钝化层;形成穿过第二钝化层的第一开口,第一开口具有垂直于第一钝化层的侧壁;将第一开口再成形为第二开口,其中,第二开口具有相对于第一钝化层的喇叭形侧壁;形成穿过第一钝化层的第三开口,其中,第三开口具有与喇叭形侧壁不同的斜率;以及用导电材料填充第二开口和第三开口。
-
公开(公告)号:CN111081683B
公开(公告)日:2021-10-29
申请号:CN201910779620.2
申请日:2019-08-22
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/64
Abstract: 根据本申请的实施例,提供了形成集成电路结构的方法,包括形成第一磁性层,在第一磁性层上方形成第一导线,以及在第一磁性层上涂覆光敏涂层。光敏涂层包括位于第一导线正上方的第一部分,以及从第一导线偏移的第二部分。第一部分连接至第二部分。该方法还包括对光敏涂层的第一部分实施第一曝光,对光敏涂层的第一部分和第二部分实施第二曝光,显影光敏涂层,以及在光敏涂层上方形成第二磁性层。本申请的实施例还提供了其他形成集成电路结构的方法以及集成电路结构。
-
公开(公告)号:CN110379717B
公开(公告)日:2021-06-15
申请号:CN201910448386.5
申请日:2016-12-02
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/48 , H01L23/498
Abstract: 本发明实施例提供了一种连接件结构及其形成方法。该方法包括在工件上形成第一图案化的钝化层,第一图案化的钝化层具有暴露工件的导电部件的开口。在第一图案化的钝化层上方及第一开口中形成晶种层。在晶种层上方形成图案化的掩模层,图案化的掩模层具有暴露晶种层的第二开口,第二开口与第一开口重叠。在第二开口中形成连接件。部分地去除图案化的掩模层,图案化的掩模层的未去除部分保留在第一开口中。使用图案化的掩模层的未去除部分作为掩模来图案化晶种层。本发明实施例涉及连接件结构及其形成方法。
-
公开(公告)号:CN111081683A
公开(公告)日:2020-04-28
申请号:CN201910779620.2
申请日:2019-08-22
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/64
Abstract: 根据本申请的实施例,提供了形成集成电路结构的方法,包括形成第一磁性层,在第一磁性层上方形成第一导线,以及在第一磁性层上涂覆光敏涂层。光敏涂层包括位于第一导线正上方的第一部分,以及从第一导线偏移的第二部分。第一部分连接至第二部分。该方法还包括对光敏涂层的第一部分实施第一曝光,对光敏涂层的第一部分和第二部分实施第二曝光,显影光敏涂层,以及在光敏涂层上方形成第二磁性层。本申请的实施例还提供了其他形成集成电路结构的方法以及集成电路结构。
-
公开(公告)号:CN104037098B
公开(公告)日:2019-05-24
申请号:CN201310226454.6
申请日:2013-06-07
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/60 , H01L23/488 , H01L25/065
CPC classification number: H01L21/4857 , H01L21/486 , H01L21/561 , H01L21/563 , H01L21/568 , H01L21/6835 , H01L21/7806 , H01L23/3128 , H01L23/49811 , H01L23/49816 , H01L23/5383 , H01L23/562 , H01L24/13 , H01L24/16 , H01L24/29 , H01L24/32 , H01L24/73 , H01L24/81 , H01L24/92 , H01L25/18 , H01L2221/68345 , H01L2224/13101 , H01L2224/13124 , H01L2224/13139 , H01L2224/13144 , H01L2224/13155 , H01L2224/13184 , H01L2224/16225 , H01L2224/2919 , H01L2224/32225 , H01L2224/73204 , H01L2224/81005 , H01L2224/81805 , H01L2224/92125 , H01L2924/00012 , H01L2924/01322 , H01L2924/12042 , H01L2924/15311 , H01L2924/18161 , H01L2924/014 , H01L2924/00014 , H01L2924/0665 , H01L2924/0715 , H01L2924/00
Abstract: 本发明提供了一种封装结构及其形成方法。通过选择性地将两个载体衬底接合在一起以及同时处理两个载体衬底来形成诸如中介层的封装结构。处理包括在载体衬底上方形成牺牲层。在牺牲层中形成开口且在开口中形成柱状物。衬底接合到牺牲层。再分配线可形成在衬底的相对侧上,并且可形成孔以提供至柱状物的电接触件。可进行分离工艺以将载体衬底分离开。集成电路管芯可附接到再分布线的一侧,然后去除牺牲层。本发明还公开了封装结构及其形成方法。
-
公开(公告)号:CN105097567A
公开(公告)日:2015-11-25
申请号:CN201510427008.0
申请日:2009-06-18
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: H01L23/49811 , H01L23/481 , H01L24/27 , H01L24/29 , H01L24/33 , H01L24/75 , H01L24/81 , H01L24/83 , H01L24/95 , H01L25/0657 , H01L25/50 , H01L2224/131 , H01L2224/16145 , H01L2224/27416 , H01L2224/27436 , H01L2224/27848 , H01L2224/2919 , H01L2224/32145 , H01L2224/73104 , H01L2224/73204 , H01L2224/75744 , H01L2224/8121 , H01L2224/81815 , H01L2224/8321 , H01L2224/83856 , H01L2224/83862 , H01L2224/83986 , H01L2224/9205 , H01L2224/9211 , H01L2224/9221 , H01L2224/94 , H01L2224/95 , H01L2225/06513 , H01L2225/06517 , H01L2225/06527 , H01L2225/06541 , H01L2225/06589 , H01L2924/01005 , H01L2924/01006 , H01L2924/01013 , H01L2924/01029 , H01L2924/01032 , H01L2924/01033 , H01L2924/01073 , H01L2924/01074 , H01L2924/01079 , H01L2924/01082 , H01L2924/0133 , H01L2924/014 , H01L2924/0665 , H01L2924/1306 , H01L2924/13091 , H01L2924/1461 , H01L2924/181 , H01L2924/3512 , H01L2924/00014 , H01L2924/01014 , H01L2924/00
Abstract: 本发明公开一种制造半导体器件的方法,提供第一器件,所述第一器件包括第一穿透硅通孔(TSV)结构;在所述第一器件上方形成第一涂层材料,其中,所述第一涂层材料在所述第一器件上方连续地延伸并且覆盖所述第一穿透硅通孔结构;将第二器件设置在所述第一器件上方以及所述第一涂层材料内,其中,所述第二器件包括第二穿透硅通孔结构和多个导电凸点,设置所述第二器件包括所述多个导电凸点位于所述第一涂层材料内;在所述第二器件上方形成第二涂层材料;将第三器件设置在所述第二涂层材料上方;对所述第一涂层材料和所述第二涂层材料进行预处理;以及此后,同一处理中对所述第一涂层材料和所述第二涂层材料进行固化。
-
公开(公告)号:CN104037143A
公开(公告)日:2014-09-10
申请号:CN201310364727.3
申请日:2013-08-20
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/488 , H01L21/60
CPC classification number: H01L24/14 , H01L23/49838 , H01L24/11 , H01L24/13 , H01L24/16 , H01L24/81 , H01L2224/0401 , H01L2224/05567 , H01L2224/05624 , H01L2224/13014 , H01L2224/13022 , H01L2224/13082 , H01L2224/131 , H01L2224/13144 , H01L2224/13565 , H01L2224/13686 , H01L2224/16237 , H01L2224/16238 , H01L2224/73204 , H01L2224/81191 , H01L2224/81385 , H01L2224/81815 , H01L2924/181 , H01L2924/3512 , H01L2924/3841 , H01L2924/00012 , H01L2924/00014 , H01L2924/053 , H01L2924/014 , H01L2924/00
Abstract: 本发明公开了一种封装件以及制造封装件的方法。实施例封装件包括支撑导电柱的集成电路,具有在每个嵌入式金属迹线上的接触焊盘的衬底,接触焊盘宽度大于相应的嵌入式金属迹线宽度,以及将导电柱电连接至接触焊盘的导电材料。在实施例中,接触焊盘与金属迹线在一个方向上相重叠。本发明还公开了具有与接触焊盘重叠的嵌入式金属迹线的衬底的封装件。
-
公开(公告)号:CN103311202A
公开(公告)日:2013-09-18
申请号:CN201210209937.0
申请日:2012-06-20
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/488
CPC classification number: H01L24/48 , H01L24/05 , H01L24/45 , H01L2224/02166 , H01L2224/04042 , H01L2224/05093 , H01L2224/05144 , H01L2224/05558 , H01L2224/05655 , H01L2224/29144 , H01L2224/45015 , H01L2224/45124 , H01L2224/45144 , H01L2224/45147 , H01L2224/48463 , H01L2224/48482 , H01L2224/48499 , H01L2224/48655 , H01L2224/48755 , H01L2224/48855 , H01L2924/00013 , H01L2924/01047 , H01L2924/00 , H01L2224/13099 , H01L2224/05099 , H01L2224/05599 , H01L2924/00014 , H01L2924/20751 , H01L2924/20752 , H01L2924/20753 , H01L2924/20754 , H01L2924/20755 , H01L2924/01079
Abstract: 一种器件包括衬底、衬底上方的焊盘。保护层设置在接合焊盘上方。保护层和接合焊盘包括不同的材料。接合焊球设置在保护层上方。接合引线连接至焊球。本发明还提供了集成电路的引线接合结构。
-
-
-
-
-
-
-
-
-