-
公开(公告)号:CN102637614B
公开(公告)日:2015-01-21
申请号:CN201110234991.6
申请日:2011-08-11
申请人: 台湾积体电路制造股份有限公司
CPC分类号: G01N21/8806 , G01N21/55 , G01N21/59 , G01N21/9501 , G01N21/956 , G01N2021/558 , G01N2021/8809 , H01L22/12 , H01L22/20 , H01L2924/0002 , H01L2924/00
摘要: 一种消除错误缺陷检测方法与系统,该方法用以检查一制造产品,包括一第一测试单元将一第一测试制范应用在制造产品中,用以鉴别产品缺陷,其中第一测试制范产生缺陷候选者的一第一集合;一第二测试单元将一第二测试制范应用在制造产品中,用以鉴别产品缺陷,其中第二测试制范产生缺陷候选者的一第二集合,并且第二测试制范不同于第一测试制范;以及一错误缺陷检测单元借由消除缺陷候选者的第一集合中未被缺陷候选者的第二集合鉴别为缺陷的部分,以便产生一第一已过滤缺陷集合。本发明适用于现有的测试方法和测试硬件,使得增加生产力而不用在增加大量的资出来具以实现。
-
公开(公告)号:CN101533215A
公开(公告)日:2009-09-16
申请号:CN200810211553.6
申请日:2008-09-19
申请人: 台湾积体电路制造股份有限公司
CPC分类号: G03F1/84
摘要: 本发明是有关于一种用于制造集成电路掩模的工具和方法。此工具至少包含灵敏度模块和检测单元。灵敏度模块是设计来指派图案特征至不同的资料型态,而检测单元是设计来根据相关的灵敏度来修复图案特征,其中每一灵敏度是藉由至少一阈值和像素来决定。此方法包含:指派图案特征至不同的资料型态;写入图案特征至掩模上;根据被指派的资料型态来检测具有不同灵敏度的图案特征;以及根据检测图案特征的步骤来修复掩模上的图案特征。本发明的实施例对于不同的图案特征(例如:主要特征、辅助特征和假性特征)使用不同的检测标准和检测及修复工具,如此可降低制造成本(检测成本和修复成本)及提高产出率。
-
公开(公告)号:CN113805426B
公开(公告)日:2024-09-13
申请号:CN202110312358.8
申请日:2021-03-24
申请人: 台湾积体电路制造股份有限公司
IPC分类号: G03F1/24
摘要: 根据本发明的光刻掩模组件随附光刻掩模。该光刻掩模包括在衬底上方的覆盖层和设置在覆盖层上方的吸收层。该吸收层包括第一主部件区域、第二主部件区域,以及设置在第一主部件区域与第二主部件区域之间的通风部件区域。该通风部件区域包括多个通风部件。本申请的实施例还涉及制造光刻掩模组件的方法。
-
公开(公告)号:CN107452646A
公开(公告)日:2017-12-08
申请号:CN201611015218.X
申请日:2016-11-18
申请人: 台湾积体电路制造股份有限公司
IPC分类号: H01L21/67
CPC分类号: H01L21/68764 , G03F1/80 , H01J37/32009 , H01J37/32715 , H01J2237/334 , H01L21/3065 , H01L21/67069 , H01L21/68721 , H01L21/68735 , H01L21/68778
摘要: 本发明实施例提供一种蚀刻方法,包括装载工件于干式蚀刻系统内;对工件执行干蚀刻程序;以及于执行干蚀刻程序时,旋转上述工件。旋转式的干蚀刻方法是使用一种半导体制造系统来进行,其中半导体制造系统包括于其内部执行干蚀刻程序的干式蚀刻腔室、承载装置及控制器。承载装置配置有让可蚀刻工件水平地插入的水平向的插槽,其中可蚀刻工件包括光掩模或晶片。控制器耦合承载装置;于执行干蚀刻程序时,控制承载装置以顺时钟方向或逆时钟方向转动。执行干蚀刻程序时,由于可蚀刻工件插入水平向的插槽,使得可蚀刻工件的运动受到限制。
-
公开(公告)号:CN106896637A
公开(公告)日:2017-06-27
申请号:CN201611063823.4
申请日:2016-11-28
申请人: 台湾积体电路制造股份有限公司
IPC分类号: G03F1/50
CPC分类号: G03F1/26 , G03F1/60 , G03F1/80 , H01L21/0332 , H01L21/0337 , H01L21/0338 , G03F1/50
摘要: 本发明实施例提供一种空白掩模及一种掩模。所述空白掩模包含衬底及嵌入所述衬底中的蚀刻停止层。所述掩模包含具有所述经嵌入的蚀刻停止层的所述空白掩模及形成于所述空白掩模中的多个凹槽。所述凹槽使所述经嵌入的蚀刻停止层曝光。
-
公开(公告)号:CN102736399B
公开(公告)日:2014-12-17
申请号:CN201110349360.9
申请日:2011-10-31
申请人: 台湾积体电路制造股份有限公司
CPC分类号: H01L22/12 , H01L2924/0002 , H01L2924/00
摘要: 本发明公开了一种形成标准光掩模的方法及装置与使用检测系统,该方法方法用于一检测系统,包括:在一反应室内提供一基板;在反应室内提供一四乙基正硅酸盐(TEOS)先驱物;以及使TEOS先驱物与一电子束反应以在基板的一或多个可控位置形成可控大小的多个氧化硅微粒,氧化硅微粒可作为多个模拟污染缺陷。本发明提供了有效测试工具以检定工具性能、调整方法(recipe tuning)以及工具评估。
-
公开(公告)号:CN102736399A
公开(公告)日:2012-10-17
申请号:CN201110349360.9
申请日:2011-10-31
申请人: 台湾积体电路制造股份有限公司
CPC分类号: H01L22/12 , H01L2924/0002 , H01L2924/00
摘要: 本发明公开了一种形成标准光掩模的方法及装置与使用检测系统,该方法方法用于一检测系统,包括:在一反应室内提供一基板;在反应室内提供一四乙基正硅酸盐(TEOS)先驱物;以及使TEOS先驱物与一电子束反应以在基板的一或多个可控位置形成可控大小的多个氧化硅微粒,氧化硅微粒可作为多个模拟污染缺陷。本发明提供了有效测试工具以检定工具性能、调整方法(recipe tuning)以及工具评估。
-
公开(公告)号:CN102347395A
公开(公告)日:2012-02-08
申请号:CN201010602785.1
申请日:2010-12-21
申请人: 台湾积体电路制造股份有限公司
CPC分类号: H01L31/02363 , B82Y10/00 , B82Y40/00 , G03F7/0002 , Y02E10/50
摘要: 本发明公开光伏电池的制造方法,包括提供光伏电池基板,以及织构化光伏电池基板的表面。上述织构方法采用纳米压印微影工艺以露出光伏电池基板的部分表面。接着蚀刻光伏电池基板露出的部分表面。本发明的实施例可改善光伏元件表面的织构化表面,并进一步增加光伏元件的光转换率。
-
公开(公告)号:CN109426065B
公开(公告)日:2023-02-03
申请号:CN201711085885.X
申请日:2017-11-07
申请人: 台湾积体电路制造股份有限公司
IPC分类号: G03F1/24
摘要: 本发明实施例提供一种制作掩模底版的方法包括在衬底的上方沉积反射性多层;在所述反射性多层的上方沉积顶盖层;在所述顶盖层的上方沉积吸收体层;以及在所述吸收体层的上方沉积减反射涂布层。所述减反射涂布层是单一材料膜。
-
-
-
-
-
-
-
-
-