-
公开(公告)号：CN118888631A
公开(公告)日：2024-11-01
申请号：CN202410672253.7
申请日：2024-05-28
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L31/18 , H01L31/0203 , H01L31/02 , H01L31/0232
Abstract: 本公开实施例提供一种形成半导体封装的方法。所述方法包括形成包括多个光子晶粒的第一晶圆。所述方法包括形成包括多个电子晶粒的第二晶圆。所述方法包括在第二晶圆内形成微透镜。所述方法包括在形成微透镜之后将第一晶圆接合到第二晶圆。所述方法还包括执行单片化工艺以切割第一晶圆及第二晶圆以形成多个光子封装，其中光子封装之一者包括电子晶粒、接合到电子晶粒的光子晶粒、以及嵌入电子晶粒中的一或多个微透镜。
-
-
公开(公告)号：CN110819954A
公开(公告)日：2020-02-21
申请号：CN201910745121.1
申请日：2019-08-13
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本公开一些实施例提供一种使用粒子控制系统在沉积工艺中减少基板上的粒子污染的系统和方法，提供了膜沉积系统和在膜沉积系统中控制粒子的方法。在一些实施例中，膜沉积系统包括能密封以产生加压环境的工艺腔室，配置以在加压环境中包含等离子体、靶材以及基板；以及粒子控制单元，其中粒子控制单元被配置以提供外力到等离子体中的至少一个带电原子以及至少一个污染粒子的每一者，至少一个带电原子以及至少一个污染粒子是通过靶材与等离子体直接接触而产生，外力被配置以将至少一个带电原子引导朝向基板的顶表面，并将至少一个污染粒子引导远离基板的顶表面。
-
公开(公告)号：CN119411083A
公开(公告)日：2025-02-11
申请号：CN202411491141.8
申请日：2019-08-13
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本公开一些实施例提供一种使用粒子控制系统在沉积工艺中减少基板上的粒子污染的系统和方法，提供了膜沉积系统和在膜沉积系统中控制粒子的方法。在一些实施例中，膜沉积系统包括能密封以产生加压环境的工艺腔室，配置以在加压环境中包含等离子体、靶材以及基板；以及粒子控制单元，其中粒子控制单元被配置以提供外力到等离子体中的至少一个带电原子以及至少一个污染粒子的每一者，至少一个带电原子以及至少一个污染粒子是通过靶材与等离子体直接接触而产生，外力被配置以将至少一个带电原子引导朝向基板的顶表面，并将至少一个污染粒子引导远离基板的顶表面。
-
公开(公告)号：CN111987118A
公开(公告)日：2020-11-24
申请号：CN202010267913.5
申请日：2020-04-08
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本发明针对一种用于在金属化层之间或内形成具有低轮廓的电阻式随机存取存储器(RRAM)结构的方法。例如，该方法包括：在衬底上形成具有导电结构和第一介电层的第一金属化层，第一介电层邻接导电结构的侧壁表面；蚀刻第一介电层的部分以暴露导电结构的侧壁表面的部分；在第一金属化层、导电结构的侧壁表面的暴露部分和顶面上沉积存储器堆叠件；图案化存储器堆叠件以形成覆盖导电结构的侧壁表面的暴露部分和顶面的存储器结构；沉积第二介电层以密封存储器堆叠件；以及在第二介电层上形成第二金属化层。本发明的实施例还涉及半导体结构和用于形成存储器结构的方法。
-
Patent Agency Ranking
公开(公告)号：CN111987118B
公开(公告)日：2024-03-12
申请号：CN202010267913.5
申请日：2020-04-08
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本发明针对一种用于在金属化层之间或内形成具有低轮廓的电阻式随机存取存储器(RRAM)结构的方法。例如，该方法包括：在衬底上形成具有导电结构和第一介电层的第一金属化层，第一介电层邻接导电结构的侧壁表面；蚀刻第一介电层的部分以暴露导电结构的侧壁表面的部分；在第一金属化层、导电结构的侧壁表面的暴露部分和顶面上沉积存储器堆叠件；图案化存储器堆叠件以形成覆盖导电结构的侧壁表面的暴露部分和顶面的存储器结构；沉积第二介电层以密封存储器堆叠件；以及在第二介电层上形成第二金属化层。本发明的实施例还涉及半导体结构和用于形成存储器结构的方法。
-
公开(公告)号：CN110211989A
公开(公告)日：2019-09-06
申请号：CN201810762749.8
申请日：2018-07-12
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/24 , H01L23/528 , H01L23/532 , H01L21/8246
Abstract: 一种存储器单元包括：部分地嵌入到第一介电层中的第一接触部件；加衬里于第一接触部件的阻挡层，其中，阻挡层包括设置在第一接触部件和第一介电层之间的第一部分以及设置在第一介电层之上的第二部分；设置在第一接触部件之上的电阻材料层，电阻材料层通过阻挡层的第二部分连接至第一接触部件；以及嵌入到位于第一介电层之上的第二介电层中的第二接触部件。本发明还提供了新型电阻式随机存取存储器件以及存储单元的制造方法。
-
公开(公告)号：CN116428306A
公开(公告)日：2023-07-14
申请号：CN202310227794.4
申请日：2023-03-10
Applicant: 台湾积体电路制造股份有限公司
Abstract: 一种半导体制造方法及设备，半导体制造方法包括：测量半导体制造设备中的振动等级；决定半导体制造设备中以大于一预设振动等级的等级振动的一或多个区块；以及通过将一或多个重块耦接至一或多个区块中半导体制造设备的一外表面，减少一或多个区块的振动等级，以在预设振动等级或以内。
-
公开(公告)号：CN115666136A
公开(公告)日：2023-01-31
申请号：CN202211392884.0
申请日：2018-07-12
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本发明的实施例提供了一种存储单元的制造方法，包括：提供衬底；在衬底中形成晶体管的源极/漏极部件；在衬底上方形成第一介电层；在第一介电层中形成晶体管的栅极；在第一介电层上方形成第二介电层；在第二介电层中形成第一接触部件；形成完全包围并直接接触第一接触部件的顶面、底面和侧面的第一阻挡层；形成设置在第一接触部件上方的电阻材料层；形成设置在电阻材料层上方的第二接触部件；形成完全包围并直接接触第二接触部件的顶面、底面和侧面的第二阻挡层；在第一介电层内形成导电插塞，其中，导电插塞将第一接触部件电连接至源极/漏极部件。
-
公开(公告)号：CN114709218A
公开(公告)日：2022-07-05
申请号：CN202210157953.3
申请日：2022-02-21
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/11529 , H01L27/11521
Abstract: 本公开总体涉及具有复合电介质膜结构的半导体存储器件及其形成方法。公开了一种半导体存储器件及其形成方法。半导体存储器件包括：衬底，包括存储区域和外围区域；晶体管，包括位于外围区域中的金属栅极；复合电介质膜结构，位于晶体管的金属栅极之上，复合电介质膜结构包括第一电介质层以及第一电介质层之上的第二电介质层，其中第二电介质层的密度大于第一电介质层的密度；以及至少一个存储单元，位于存储区域中。复合电介质膜结构为金属栅极提供增强的保护以防止蚀刻损坏，从而提高器件性能。
-
-
-
-
-
-
-
-
-
Search Results
14
records
(took 0.032 seconds)
