公开(公告)号：CN112670268B

公开(公告)日：2025-04-29

申请号：CN202010517951.1

申请日：2020-06-09

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张永昌 ,  刘铭棋

IPC: H01L23/528 ,  H01L21/768 ,  H10K59/12 ,  H10K71/00 ,  H10K59/80

Abstract: 在本发明一些实施例中，涉及一种显示装置，所述显示装置包括：隔离结构，设置在反射器电极之上；透明电极，设置在隔离结构之上；光学发射器结构，设置在透明电极之上；以及通孔结构。通孔结构在隔离结构的顶表面处从透明电极延伸到反射器电极的顶表面。通孔结构包括与反射器电极的顶表面接触的中心水平段、与隔离结构的内侧壁接触的侧壁垂直段及通过侧壁垂直段连接到中心水平段的上部水平段。上部水平段厚于中心水平段。

公开(公告)号：CN111987587B

公开(公告)日：2024-07-26

申请号：CN201910842750.6

申请日：2019-09-06

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈志彬 ,  刘铭棋

IPC: H01S5/183 ,  H01L25/16

Abstract: 本公开的各种实施例涉及一种垂直腔表面发射激光器(VCSEL)装置。所述垂直腔表面发射激光器装置包括结合凸块、垂直腔表面发射激光器结构以及结合环。结合凸块上覆在衬底上。垂直腔表面发射激光器结构上覆在结合凸块上。垂直腔表面发射激光器结构包括第一反射器、光学有源区及第二反射器。第二反射器上覆在光学有源区上，第一反射器在光学有源区之下。结合环上覆在衬底上且在横向上与结合凸块隔开。结合环连续地延伸而围绕结合凸块。

公开(公告)号：CN117241658A

公开(公告)日：2023-12-15

申请号：CN202311200363.5

申请日：2019-03-26

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈亭蓉 ,  刘铭棋

IPC: H10N39/00 ,  H10N30/87

Abstract: 本发明的各种实施例涉及压电装置、形成包括压电隔膜及多个导电层的压电装置的方法及形成压电结构的方法。所述方法包括在压电隔膜中形成所述多个导电层，所述多个导电层彼此在纵向上偏移。在压电隔膜之上形成掩蔽层。根据掩蔽层执行蚀刻工艺以同时暴露出所述多个导电层中的每一导电层的上表面。在所述多个导电层中的上表面之上形成多个导通孔。

公开(公告)号：CN116259639A

公开(公告)日：2023-06-13

申请号：CN202310029270.4

申请日：2023-01-09

Applicant: 台湾积体电路制造股份有限公司

Inventor： 刘铭棋 ,  卢玠甫 ,  徐鸿文

IPC: H01L27/146

Abstract: 本公开描述了一种具有由沟槽隔离结构分离的辐射感测区域的半导体器件。根据本申请的实施例，还提供了半导体结构。半导体结构包括在衬底上的第一沟槽填充结构和在衬底上的第二沟槽填充结构。第一沟槽填充结构具有第一宽度和凸底表面。第二沟槽填充结构具有凹底表面和大于第一宽度的第二宽度。根据本申请的其他实施例，还提供了形成半导体结构的方法。

公开(公告)号：CN110783407B

公开(公告)日：2023-05-16

申请号：CN201910681255.1

申请日：2019-07-26

Applicant: 台湾积体电路制造股份有限公司

Inventor： 刘铭棋

IPC: H01L29/78 ,  H01L29/423 ,  H01L21/336

Abstract: 一种集成电路包括绝缘体上半导体衬底，所述绝缘体上半导体衬底包括基底衬底、绝缘体层及半导体器件层。半导体器件层中的源极区与漏极区通过在半导体器件层中的沟道区间隔开。栅极电极设置在沟道区之上且具有在半导体器件层的顶表面下方延伸的底表面。侧壁间隔件结构沿着栅极电极的外侧壁延伸，且具有搁置在半导体器件层的顶表面上的底表面。栅极介电质将沟道区与栅极电极的底表面分隔开且接触侧壁间隔件结构的底表面。位于栅极电极的底表面之下的沟道区对应于半导体器件层，且具有小于40埃的厚度。

公开(公告)号：CN115497951A

公开(公告)日：2022-12-20

申请号：CN202111191609.8

申请日：2021-10-13

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄咏胜 ,  刘铭棋

IPC: H01L27/11563 ,  H01L27/11568

Abstract: 一种集成芯片，其包括衬底，衬底具有用以定一沟渠的第一对相对侧壁。沟渠延伸到衬底的前侧表面。第一源极/漏极区沿着衬底的前侧表面设置。第二源极/漏极区沿着衬底的前侧表面设置。闸极结构设置在沟渠内，且闸极结构在侧向上排列在第一源极/漏极区和第二源极/漏极区之间。闸极结构沿着前述第一对相对侧壁延伸到衬底的上表面。闸极结构的底面被设置的比第一源极/漏极区的底面低。

公开(公告)号：CN114914225A

公开(公告)日：2022-08-16

申请号：CN202111073358.3

申请日：2021-09-14

Applicant: 台湾积体电路制造股份有限公司

Inventor： 刘铭棋

IPC: H01L23/528 ,  H01L23/538

Abstract: 一种半导体装置包含设置在衬底的前侧上的内连线结构。内连线结构包含嵌入于内连线介电层内的内连线导电结构。沟槽完全延伸穿过衬底以暴露出内连线导电结构中的多个内连线导电结构。接合垫结构设置在衬底的背侧上并且延伸穿过衬底的沟槽以接触内连线导电结构中的多个内连线导电结构。接合结构设置在衬底的背侧上且电性接触接合垫结构。

公开(公告)号：CN110875572B

公开(公告)日：2022-01-07

申请号：CN201910768201.9

申请日：2019-08-20

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈振宇 ,  刘铭棋 ,  陈志彬

IPC: H01S5/183 ,  H01S5/042

Abstract: 本发明的一些实施例涉及一种用于制造垂直腔表面发射激光的方法。该方法包括在第一反射层上方形成光学活性层以及在该光学活性层上方形成第二反射层。在该第二反射层上方形成掩模层，其中该掩模层使第二反射层的牺牲部分暴露。执行第一蚀刻以去除第二反射层的牺牲部分，限定第二反射器。形成覆盖第二反射器和掩模层的外侧壁的第一间隔件。在第一间隔件在适合的位置执行氧化工艺以氧化光学活性层的外围区，同时使光学活性层的中心区未被氧化。执行第二蚀刻以去除氧化的外围区的一部分，从而限定光学活性区。形成覆盖第一间隔件、光学活性区、和第一反射器的外侧壁的第二间隔件。本发明的实施例还提供了垂直腔表面发射激光(VCSEL)结构以及集成电路。

公开(公告)号：CN113571423A

公开(公告)日：2021-10-29

申请号：CN202110094898.3

申请日：2021-01-25

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄宏书 ,  刘铭棋

IPC: H01L21/48 ,  H01L23/488

Abstract: 一种方法包括沉积覆盖电连接件的第一介电层，在第一介电层上方沉积第二介电层，以及执行第一蚀刻工艺以蚀刻穿过第二介电层和第一介电层。在第一介电层和第二介电层中形成开口以露出电连接件。执行第二蚀刻工艺，以横向蚀刻第一介电层和第二介电层。沉积延伸到开口中的隔离层。隔离层具有位于开口中的垂直部分和第一水平部分以及与第二介电层重叠的第二水平部分。对隔离层执行各向异性蚀刻工艺，其中隔离层的垂直部分留在开口中。本发明的实施例还涉及半导体结构及其形成方法。

公开(公告)号：CN113299649A

公开(公告)日：2021-08-24

申请号：CN202011635516.5

申请日：2020-12-31

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈奕寰 ,  周建志 ,  亚历山大·卡尔尼斯基 ,  郑光茗 ,  刘铭棋 ,  萧世崇 ,  陈志彬

IPC: H01L27/092 ,  H01L21/8238

Abstract: 本申请的实施例涉及一种集成电路(IC)，其包括限定在低压区域和高压区域之间的边界区域，并且涉及形成集成电路的方法。在一些实施例中，集成电路包括设置在衬底的边界区域中的隔离结构。第一多晶硅组件与隔离结构并排设置在衬底上方。边界介电层设置在隔离结构上。第二多晶硅组件设置在牺牲介电层上。