公开(公告)号：CN119008588A

公开(公告)日：2024-11-22

申请号：CN202410897941.3

申请日：2024-07-05

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林瑀宏 ,  涂纪诚 ,  杨素纯 ,  戴世芃 ,  郭佑豪

IPC: H01L23/538 ,  H01L23/31 ,  H01L23/29 ,  H01L21/223 ,  H01L21/265 ,  H01L21/56

Abstract: 一种方法包括将第一半导体裸晶以及第二半导体裸晶接合至基板，其中间隙设置在第一半导体裸晶的第一侧壁以及第二半导体裸晶的第二侧壁之间；执行等离子体处理以利用第一掺杂剂掺杂第一半导体裸晶以及第二半导体裸晶中的每一个的顶部表面以及侧壁，其中第一侧壁中的第一掺杂剂的浓度在从第一半导体裸晶的顶部表面朝向第一半导体裸晶的底部表面的纵向方向上降低，且第二侧壁中的第一掺杂剂的浓度在从第二半导体裸晶的顶部表面朝向第二半导体裸晶的底部表面的纵向方向上降低；以及利用旋涂介电材料填充间隙。

公开(公告)号：CN118888631A

公开(公告)日：2024-11-01

申请号：CN202410672253.7

申请日：2024-05-28

Applicant: 台湾积体电路制造股份有限公司

Inventor： 王伟民 ,  陈承 ,  尤志豪 ,  戴世芃

IPC: H01L31/18 ,  H01L31/0203 ,  H01L31/02 ,  H01L31/0232

Abstract: 本公开实施例提供一种形成半导体封装的方法。所述方法包括形成包括多个光子晶粒的第一晶圆。所述方法包括形成包括多个电子晶粒的第二晶圆。所述方法包括在第二晶圆内形成微透镜。所述方法包括在形成微透镜之后将第一晶圆接合到第二晶圆。所述方法还包括执行单片化工艺以切割第一晶圆及第二晶圆以形成多个光子封装，其中光子封装之一者包括电子晶粒、接合到电子晶粒的光子晶粒、以及嵌入电子晶粒中的一或多个微透镜。

公开(公告)号：CN117174598A

公开(公告)日：2023-12-05

申请号：CN202310893175.9

申请日：2023-07-20

Applicant: 台湾积体电路制造股份有限公司

Inventor： 王伟民 ,  林瑀宏 ,  戴世芃 ,  余国宠

IPC: H01L21/60

Abstract: 一种形成半导体结构的方法，包括在第一晶圆之上形成蚀刻遮罩，蚀刻遮罩覆盖第一晶圆的内部部分。进行晶圆边缘修整制程以修整第一晶圆的边缘部分，蚀刻遮罩保护第一晶圆的内部部分不被蚀刻，边缘部分形成环绕内部部分的完整的环。所述方法还包括去除蚀刻遮罩，以及将第一晶圆接合到第二晶圆。

公开(公告)号：CN104851814A

公开(公告)日：2015-08-19

申请号：CN201510059724.8

申请日：2015-02-05

Applicant: 台湾积体电路制造股份有限公司

Inventor： 余振华 ,  吴集锡 ,  邱文智 ,  李祥帆 ,  戴世芃 ,  邱当荣

IPC: H01L21/58 ,  H01L21/60 ,  H01L21/66 ,  H01L23/488 ,  H01L23/544

CPC classification number: H01L25/0652 ,  H01L21/78 ,  H01L22/14 ,  H01L22/20 ,  H01L22/32 ,  H01L24/09 ,  H01L24/81 ,  H01L24/97 ,  H01L2224/0401 ,  H01L2224/09515 ,  H01L2224/16225 ,  H01L2224/32225 ,  H01L2224/73204 ,  H01L2224/81007 ,  H01L2225/06513 ,  H01L2225/06582 ,  H01L2225/06596 ,  H01L2924/181 ,  H01L2924/00 ,  H01L2924/00012

Abstract: 本发明提出了一种形成集成电路封装件的方法。第一多个第一层堆叠件被安装在衬底上，其中，衬底具有与第一层堆叠件中的每一个堆叠件均相应的一个或多个接触焊盘并且具有与第一层堆叠件中的每一个堆叠件均相配套的一个或多个探测焊盘。电测试第一层堆叠件中的每一个堆叠件并且识别已知良好的第一层堆叠件和已知不良的第一层堆叠件。第一多个堆叠衬底被安装在已知良好的第一层堆叠件上，由此形成多个第二层堆叠件。电测试第二层堆叠件中的每一个堆叠件以识别已知良好的第二层堆叠件和已知不良的第二层堆叠件。本发明还提供了根据该形成集成电路封装件的方法而形成的半导体器件。

公开(公告)号：CN119132975A

公开(公告)日：2024-12-13

申请号：CN202411012245.6

申请日：2024-07-26

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄友怡 ,  郭佑豪 ,  张巧君 ,  蔡睿轩 ,  林瑀宏 ,  戴世芃 ,  涂纪诚 ,  余振华

IPC: H01L21/50 ,  H01L25/16 ,  H01L23/48 ,  H01L23/12 ,  G02B6/42

Abstract: 提供一种形成半导体封装的方法。所述方法包括形成从基板的顶表面凹陷的微透镜，微透镜的表面与基板的顶表面之间形成凹形区域。所述方法包括使用旋涂制程沉积填充凹形区域的一部分的第一介电材料。所述方法包括使用化学气相沉积制程沉积填充凹形区域的剩余部分并覆盖基板的顶表面的第二介电材料。所述方法包括平坦化第二介电材料。所述方法包括在平坦化的第二介电材料上以及基板的顶表面之上形成接合层。所述方法包括经由接合层将半导体晶圆接合至基板。

公开(公告)号：CN117420635A

公开(公告)日：2024-01-19

申请号：CN202311123026.0

申请日：2023-09-01

Applicant: 台湾积体电路制造股份有限公司

Inventor： 夏兴国 ,  巢瑞麟 ,  余振华 ,  尤志豪 ,  戴世芃

IPC: G02B6/12 ,  G02B6/42

Abstract: 呈现了光学器件及其制造方法，其中激光管芯或其它异构器件嵌入在光学器件内并且倏逝耦合至其它器件。倏逝耦合可以从激光管芯至波导、至外腔、至外部耦合器或者至中介层衬底实施。

公开(公告)号：CN104851814B

公开(公告)日：2018-06-08

申请号：CN201510059724.8

申请日：2015-02-05

Applicant: 台湾积体电路制造股份有限公司

Inventor： 余振华 ,  吴集锡 ,  邱文智 ,  李祥帆 ,  戴世芃 ,  邱当荣

IPC: H01L21/58 ,  H01L21/60 ,  H01L21/66 ,  H01L23/488 ,  H01L23/544

CPC classification number: H01L25/0652 ,  H01L21/78 ,  H01L22/14 ,  H01L22/20 ,  H01L22/32 ,  H01L24/09 ,  H01L24/81 ,  H01L24/97 ,  H01L2224/0401 ,  H01L2224/09515 ,  H01L2224/16225 ,  H01L2224/32225 ,  H01L2224/73204 ,  H01L2224/81007 ,  H01L2225/06513 ,  H01L2225/06582 ,  H01L2225/06596 ,  H01L2924/181 ,  H01L2924/00 ,  H01L2924/00012

Abstract: 本发明提出了一种形成集成电路封装件的方法。第一多个第一层堆叠件被安装在衬底上，其中，衬底具有与第一层堆叠件中的每一个堆叠件均相应的一个或多个接触焊盘并且具有与第一层堆叠件中的每一个堆叠件均相配套的一个或多个探测焊盘。电测试第一层堆叠件中的每一个堆叠件并且识别已知良好的第一层堆叠件和已知不良的第一层堆叠件。第一多个堆叠衬底被安装在已知良好的第一层堆叠件上，由此形成多个第二层堆叠件。电测试第二层堆叠件中的每一个堆叠件以识别已知良好的第二层堆叠件和已知不良的第二层堆叠件。本发明还提供了根据该形成集成电路封装件的方法而形成的半导体器件。

公开(公告)号：CN108122784A

公开(公告)日：2018-06-05

申请号：CN201710699986.X

申请日：2017-08-16

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈英儒 ,  叶德强 ,  陈宪伟 ,  戴世芃

IPC: H01L21/50 ,  H01L21/56

Abstract: 一种封装单体化的方法包括在形成于载体之上的绝缘层之上形成对准图案。在所述载体之上安装管芯并将所述管芯包封。形成连接件并将所述结构贴合到剥离带。移除载体。利用所述对准图案将切割装置对准所述绝缘层的背面。从所述绝缘层的所述背面切割第一绝缘层及所述包封体。

公开(公告)号：CN220553435U

公开(公告)日：2024-03-01

申请号：CN202321514590.0

申请日：2023-06-14

Applicant: 台湾积体电路制造股份有限公司

Inventor： 王伟民 ,  林瑀宏 ,  戴世芃 ,  余国宠

IPC: H01L23/367

Abstract: 本实用新型提供一种半导体装置，包括集成电路结构及位于集成电路结构之上的散热柱。集成电路结构包括：半导体衬底，包括电路系统；介电层，位于半导体衬底之上；内连线结构，位于介电层之上；以及第一散热鳍片，延伸穿过半导体衬底、介电层及内连线结构。第一散热鳍片与电路系统电性隔离。散热柱热耦合至第一散热鳍片。散热鳍片可具有与半导体结构的穿孔相似的结构且可使用相似的工艺来形成。散热鳍片提供高散热效率且与其他散热解决方案(例如散热通孔及金属柱)相容。散热鳍片的鳍片结构可提供较窄的柱形状的穿孔大的散热。

公开(公告)号：CN221926735U

公开(公告)日：2024-10-29

申请号：CN202420356517.3

申请日：2024-02-26

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林瑀宏 ,  黄友怡 ,  尤志豪 ,  颜于婷 ,  戴世芃

IPC: G02B6/42

Abstract: 本实用新型提供光学装置包含:凹面基底，凹面基底包含:支撑材料；第一遮罩材料，不同于支撑材料；及凹面，形成于支撑材料中；接合层，接合至第一遮罩材料；电子集成电路装置，相邻于接合层；以及光学中介层，接合至电子集成电路装置。