公开(公告)号：CN116157005A

公开(公告)日：2023-05-23

申请号：CN202210466103.1

申请日：2022-04-29

申请人： 台湾积体电路制造股份有限公司

发明人： 乔治奥斯韦理安尼堤斯 ,  马可范 ,  达尔 ,  荷尔本朵尔伯斯

IPC分类号： H10N97/00 ,  H10B53/00

摘要： 本揭露涉及一种包括铁电层的集成芯片。铁电层包括铁电材料。第一松弛层包括与铁电材料不同的第一材料，且位于铁电层的第一侧上。第二松弛层包括与铁电材料不同的第二材料，且位于铁电层的第二侧上，第二侧与第一侧相对。第一松弛层的杨氏模量小于铁电层的杨氏模量。

公开(公告)号：CN113299759A

公开(公告)日：2021-08-24

申请号：CN202110571787.7

申请日：2021-05-25

申请人： 台湾积体电路制造股份有限公司

发明人： 马可范达尔 ,  布兰汀杜里兹 ,  乔治奥斯韦理安尼堤斯 ,  荷尔本朵尔伯斯 ,  马礼修

IPC分类号： H01L29/78 ,  H01L29/10

摘要： 一种晶体管包括第一栅极电极、复合沟道层、第一栅极介电层以及源极/漏极接触件。复合沟道层在第一栅极电极上，且包括依序堆叠的第一覆盖层、结晶半导体氧化物层以及第二覆盖层。第一栅极介电层位于第一栅极电极与复合沟道层之间。源极/漏极接触件设置在复合沟道层上。

公开(公告)号：CN113299661A

公开(公告)日：2021-08-24

申请号：CN202110566951.5

申请日：2021-05-24

申请人： 台湾积体电路制造股份有限公司

发明人： 荷尔本朵尔伯斯 ,  马礼修

IPC分类号： H01L27/11587 ,  H01L27/1159

摘要： 一种半导体器件包括铁电层、第一半导体层、第一栅极、第二半导体层、第二栅极以及接触结构。铁电层具有第一表面及与第一表面相对的第二表面。第一半导体层设置在铁电层的第一表面上。第一栅极在第一表面之上设置在第一半导体层上。第二半导体层设置在铁电层的第二表面上。第二栅极在第二表面之上设置在第二半导体层上。接触结构连接到第一半导体层及第二半导体层。

公开(公告)号：CN220400598U

公开(公告)日：2024-01-26

申请号：CN202321098666.6

申请日：2023-05-09

申请人： 台湾积体电路制造股份有限公司

发明人： 荷尔本朵尔伯斯 ,  奥雷斯特马迪亚 ,  乔治奥斯韦理安尼堤斯 ,  马可范达尔

IPC分类号： H01L29/78 ,  H01L23/48 ,  H01L23/528 ,  H01L27/088

摘要： 本实用新型提供一种装置及其形成方法。所述装置包括衬底、设置在衬底上方的源极/漏极区、设置在衬底上方的铁电层、与铁电层接触的栅电极、设置在栅电极的第一端的第一导电接点，以及设置在与栅电极的第一端相对的第二端的第二导电接点。第一导电接点和第二导电接点被配置为允许电流从第一导电接点通过栅电极流到第二导电接点。

公开(公告)号：CN220965494U

公开(公告)日：2024-05-14

申请号：CN202322444002.7

申请日：2023-09-08

申请人： 台湾积体电路制造股份有限公司

发明人： 乔治奥斯韦理安尼堤斯 ,  荷尔本朵尔伯斯

IPC分类号： H10B51/20 ,  H10B51/30

摘要： 本实用新型的各种实施例涉及一种集成芯片。源极/漏极由与介电层交错的水平导电层提供。每个垂直列中的FeFETs的沟道由例如是半导体的垂直长条的连续半导体层提供。另一个垂直长条可能提供垂直列中的FeFETs的铁电体层。栅极由并联连接栅极的控制栅极结构提供。多个垂直列的源极/漏极可以并联连接。多个层级的源极/漏极也可以并联连接。这种结构提供高面积密度，在电路设计中增加了额外的自由度，并适合于氧化物半导体沟道的使用。