公开(公告)号：CN102169516B

公开(公告)日：2014-07-09

申请号：CN201010197756.1

申请日：2010-06-03

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郑英周 ,  欧宗桦 ,  许志玮 ,  蔡正隆 ,  刘如淦 ,  黄文俊 ,  罗博仁

IPC: G06F17/50

CPC classification number: G06F17/5036

Abstract: 本发明是有关于一种集成电路(IC)方法，此方法包含提供一IC设计布局；模拟上述IC设计布局的热效应；根据上述的热效应的模拟来模拟上述IC设计布局的电气性能；以及根据上述电气性能的模拟，进行上述IC设计布局的热虚拟置入。本发明通过将虚拟热特征结合至IC设计布局的方法，可最佳化电路性能，故可提高产品产能及可靠度。

公开(公告)号：CN102169516A

公开(公告)日：2011-08-31

申请号：CN201010197756.1

申请日：2010-06-03

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郑英周 ,  欧宗桦 ,  许志玮 ,  蔡正隆 ,  刘如淦 ,  黄文俊 ,  罗博仁

IPC: G06F17/50

CPC classification number: G06F17/5036

Abstract: 本发明是有关于一种集成电路(IC)方法，此方法包含提供一IC设计布局；模拟上述IC设计布局的热效应；根据上述的热效应的模拟来模拟上述IC设计布局的电气性能；以及根据上述电气性能的模拟，进行上述IC设计布局的热虚拟置入。本发明通过将虚拟热特征结合至IC设计布局的方法，可最佳化电路性能，故可提高产品产能及可靠度。

公开(公告)号：CN102169517A

公开(公告)日：2011-08-31

申请号：CN201010232075.4

申请日：2010-07-16

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郑英周 ,  蔡正隆 ,  欧宗桦 ,  蔡振坤 ,  刘如淦 ,  黄文俊

IPC: G06F17/50

CPC classification number: G06F17/5068

Abstract: 本发明是有关于一种集成电路(integrated circuit，IC)设计方法，包括下列步骤：提供一电路设计布局，其具有多个功能区块设置在彼此相距一距离处；在该电路设计布局中，在距离一功能区块一预定距离内，对一邻近虚拟区域确定一区域图案密度；根据该区域图案密度，对该邻近虚拟区域执行一区域虚拟插入；对该多个功能区块的其余至少部分功能区块，重复上述确定步骤和执行步骤；及根据一全域图案密度，对一非区域虚拟区域实施一全域虚拟插入。该方法能够确定是否非区域虚拟区域符合全域图案密度要求。尤其是，包括功能区块、邻近区域(本地区域)、及非区域虚拟区域的一区域的总体图案密度达到一均匀图案密度分布。

公开(公告)号：CN102110182A

公开(公告)日：2011-06-29

申请号：CN201010230544.9

申请日：2010-07-15

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郑英周 ,  欧宗桦 ,  冯睿璇 ,  蔡正隆 ,  刘如淦 ,  黄文俊

IPC: G06F17/50

CPC classification number: G06F17/5081 ,  G06F2217/12 ,  Y02P90/265

Abstract: 本发明以许多不同实施例的方式提供一种集成电路设计方法。一种示范集成电路设计方法包含：提供第一技术节点的电路的集成电路设计布局；将此电路的集成电路设计布局移转至第二技术节点；根据此电路的电性参数对移转的集成电路设计布局实施电性图案化(ePatterning)修改；之后根据第二技术节点的电路的移转集成电路设计布局制作光罩(mask)。

公开(公告)号：CN103268369B

公开(公告)日：2016-03-09

申请号：CN201310116486.0

申请日：2010-06-03

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郑英周 ,  欧宗桦 ,  许志玮 ,  蔡正隆 ,  刘如淦 ,  黄文俊 ,  罗博仁

IPC: G06F17/50

CPC classification number: G06F17/5036

Abstract: 本发明是有关于一种集成电路(IC)方法，此方法包含提供一IC设计布局；模拟上述IC设计布局的热效应；根据上述的热效应的模拟来模拟上述IC设计布局的电气性能;以及根据上述电气性能的模拟,进行上述IC设计布局的热虚拟置入。本发明通过将虚拟热特征结合至IC设计布局的方法,可最佳化电路性能，故可提高产品产能及可靠度。

公开(公告)号：CN103268369A

公开(公告)日：2013-08-28

申请号：CN201310116486.0

申请日：2010-06-03

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郑英周 ,  欧宗桦 ,  许志玮 ,  蔡正隆 ,  刘如淦 ,  黄文俊 ,  罗博仁

IPC: G06F17/50

CPC classification number: G06F17/5036

Abstract: 本发明是有关于一种集成电路(IC)方法，此方法包含提供一IC设计布局；模拟上述IC设计布局的热效应；根据上述的热效应的模拟来模拟上述IC设计布局的电气性能；以及根据上述电气性能的模拟，进行上述IC设计布局的热虚拟置入。本发明通过将虚拟热特征结合至IC设计布局的方法，可最佳化电路性能，故可提高产品产能及可靠度。

公开(公告)号：CN102169517B

公开(公告)日：2013-08-28

申请号：CN201010232075.4

申请日：2010-07-16

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郑英周 ,  蔡正隆 ,  欧宗桦 ,  蔡振坤 ,  刘如淦 ,  黄文俊

IPC: G06F17/50

CPC classification number: G06F17/5068

Abstract: 本发明是有关于一种集成电路(integrated circuit，IC)设计方法，包括下列步骤：提供一电路设计布局，其具有多个功能区块设置在彼此相距一距离处；在该电路设计布局中，在距离一功能区块一预定距离内，对一邻近虚拟区域确定一区域图案密度；根据该区域图案密度，对该邻近虚拟区域执行一邻近区域虚拟物插入；对该多个功能区块的其余至少部分功能区块，重复上述确定步骤和执行步骤；及根据一全域图案密度，对一非邻近虚拟区域实施一全域虚拟物插入。该方法能够确定是否非邻近虚拟区域符合全域图案密度要求。尤其是，包括功能区块、邻近区域(本地区域)、及非邻近虚拟区域的一区域的总体图案密度达到一均匀图案密度分布。