公开(公告)号：CN112441551B

公开(公告)日：2024-08-27

申请号：CN202010856148.0

申请日：2020-08-24

Applicant: 台湾积体电路制造股份有限公司

Inventor： 邱怡瑄 ,  洪嘉明 ,  彭利群 ,  陈相甫

IPC: B81B7/00 ,  B81B7/02 ,  B81C1/00

Abstract: 本公开的各种实施例涉及一种半导体器件。所述半导体器件包括设置在半导体衬底之上的内连线结构。介电结构设置在内连线结构之上。多个空腔设置在介电结构中。微机电系统(MEMS)衬底设置在介电结构之上，其中微机电系统衬底包括多个可移动薄膜，且其中所述多个可移动薄膜分别上覆在所述多个空腔之上。多个流体连通通道设置在所述介电结构中，其中所述多个流体连通通道中的每一者在所述多个空腔中的两个相邻空腔之间在侧向上延伸，使得所述多个空腔中的每一者彼此流体连通。

公开(公告)号：CN116469880A

公开(公告)日：2023-07-21

申请号：CN202210942473.8

申请日：2022-08-08

Applicant: 台湾积体电路制造股份有限公司

Inventor： 洪嘉明 ,  邱怡瑄 ,  陈相甫 ,  连刚逸 ,  陈俊纮

IPC: H01L25/16 ,  H01L21/50

Abstract: 本公开涉及半导体器件及其制造方法。一种半导体器件包括：第一衬底，具有相反的第一侧和第二侧；第一导电层，位于第一衬底的第一侧上；以及第二衬底，具有相反的第一侧和第二侧。第二衬底的第二侧接合到第一衬底的第一侧。第二衬底包括：半导体材料；以及至少一个电路元件，电耦合到第一导电层。至少一个电路元件包括以下项中的至少一者：肖特基二极管，由半导体材料和第一接触结构配置；电容器，具有半导体材料的第一电极；或半导体材料的电阻器。

公开(公告)号：CN112441551A

公开(公告)日：2021-03-05

申请号：CN202010856148.0

申请日：2020-08-24

Applicant: 台湾积体电路制造股份有限公司

Inventor： 邱怡瑄 ,  洪嘉明 ,  彭利群 ,  陈相甫

IPC: B81B7/00 ,  B81B7/02 ,  B81C1/00

Abstract: 本公开的各种实施例涉及一种半导体器件。所述半导体器件包括设置在半导体衬底之上的内连线结构。介电结构设置在内连线结构之上。多个空腔设置在介电结构中。微机电系统(MEMS)衬底设置在介电结构之上，其中微机电系统衬底包括多个可移动薄膜，且其中所述多个可移动薄膜分别上覆在所述多个空腔之上。多个流体连通通道设置在所述介电结构中，其中所述多个流体连通通道中的每一者在所述多个空腔中的两个相邻空腔之间在侧向上延伸，使得所述多个空腔中的每一者彼此流体连通。

公开(公告)号：CN112429697A

公开(公告)日：2021-03-02

申请号：CN202010862379.2

申请日：2020-08-25

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈相甫 ,  洪嘉明 ,  邱怡瑄

IPC: B81B7/00 ,  B81B7/02 ,  B81C1/00

Abstract: 本公开的各种实施例涉及一种半导体装置及其形成方法。所述半导体装置包括设置在半导体衬底之上的内连结构。介电结构设置在所述内连结构之上。第一空腔及第二空腔设置在所述介电结构中。微机电系统衬底设置在所述介电结构之上，其中所述微机电系统衬底包括上覆在所述第一空腔上的第一可移动膜片及上覆在所述第二空腔上的第二可移动膜片。第一功能结构上覆在所述第一可移动膜片上，其中所述第一功能结构包含具有第一化学组成的第一材料。第二功能结构上覆在所述第二可移动膜片上，其中所述第二功能结构与所述第一功能结构横向间隔开，且其中所述第二功能结构包含具有与所述第一化学组成不同的第二化学组成的第二材料。

公开(公告)号：CN221327722U

公开(公告)日：2024-07-12

申请号：CN202323148702.8

申请日：2023-11-21

Applicant: 台湾积体电路制造股份有限公司

Inventor： 熊德智 ,  陈筠桦 ,  吴泱澄 ,  傅圣勋 ,  谢文国 ,  丁致远 ,  林焕哲 ,  吴秉宪 ,  邱怡瑄

IPC: H01L27/092

Abstract: 一种半导体装置包含n型源极/漏极磊晶层、p型源极/漏极磊晶层以及介电层。介电层在该n型源极/漏极磊晶层及该p型源极/漏极磊晶层上方。该介电层未覆盖该n型源极/漏极磊晶层的一部分及该p型源极/漏极磊晶层的一部分。该n型源极/漏极磊晶层的该部分的一上表面的高度不同于该p型源极/漏极磊晶层的该部分的一上表面的高度。

公开(公告)号：CN220149225U

公开(公告)日：2023-12-08

申请号：CN202321062052.2

申请日：2023-05-06

Applicant: 台湾积体电路制造股份有限公司

Inventor： 戴文川 ,  陈相甫 ,  洪嘉明 ,  邱怡瑄 ,  胡凡

IPC: B81B7/02 ,  B81B7/00 ,  B81C1/00 ,  B06B1/10

Abstract: 本实用新型的实施例提供一种包括上覆于半导体衬底的内连线结构的集成芯片。上部介电结构上覆于内连线结构。微机电系统衬底上覆于上部介电结构。在微机电系统衬底和上部介电结构之间定义出空腔。微机电系统衬底包括在空腔上方的可移动膜。空腔电极设置在上部介电结构中并位于空腔下方。多个止挡结构设置在可移动膜和空腔电极之间的空腔中。沿空腔电极的顶面设置介电保护层。介电保护层具有比上部介电结构更大的介电常数。