-
-
公开(公告)号：CN105967137B
公开(公告)日：2018-10-23
申请号：CN201510450702.4
申请日：2015-07-28
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本发明涉及具有应力吸收盖衬底的晶圆级芯片尺寸封装件(WLCSP)。盖衬底通过布置在盖衬底的上表面上的接合环和接合焊盘接合至管芯。衬底通孔(TSV)从接合焊盘延伸穿过盖衬底至盖衬底的下表面。此外，上表面中的凹槽在接合焊盘周围延伸和沿着接合环的侧壁延伸。该凹槽吸收诱导应力，从而缓解管芯中的任何器件偏移。本发明的实施例还涉及为晶圆级芯片尺寸封装件(WLCSP)应用缓解焊接偏移的结构和方法。
-
公开(公告)号：CN105271100A
公开(公告)日：2016-01-27
申请号：CN201410507488.7
申请日：2014-09-28
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本发明提供了用于气密密封的薄膜结构。本发明涉及具有气密密封结构的MEMS器件以及相关的方法。在一些实施例中，第一管芯和第二管芯在接合界面区处接合以形成腔室。共形薄膜结构设置为覆盖接合界面区的外侧壁以提供气密密封。在一些实施例中，共形薄膜结构是覆盖第二管芯的外表面和第一管芯的顶面的连续薄层。在一些其他实施例中，共形薄膜结构包括纵向设置的若干离散的薄膜补片。
-
公开(公告)号：CN112441551B
公开(公告)日：2024-08-27
申请号：CN202010856148.0
申请日：2020-08-24
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本公开的各种实施例涉及一种半导体器件。所述半导体器件包括设置在半导体衬底之上的内连线结构。介电结构设置在内连线结构之上。多个空腔设置在介电结构中。微机电系统(MEMS)衬底设置在介电结构之上，其中微机电系统衬底包括多个可移动薄膜，且其中所述多个可移动薄膜分别上覆在所述多个空腔之上。多个流体连通通道设置在所述介电结构中，其中所述多个流体连通通道中的每一者在所述多个空腔中的两个相邻空腔之间在侧向上延伸，使得所述多个空腔中的每一者彼此流体连通。
-
公开(公告)号：CN112441553A
公开(公告)日：2021-03-05
申请号：CN201911174299.1
申请日：2019-11-26
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本公开的各种实施例涉及一种微机电系统(MEMS)装置及其形成方法及集成芯片。所述微机电系统装置包括第一介电结构，所述第一介电结构设置在第一半导体衬底之上，其中第一介电结构至少局部地界定空腔。第二半导体衬底设置在第一介电结构之上且包括可移动质量体，其中可移动质量体的相对的侧壁设置在空腔的相对的侧壁之间。第一压电防粘连结构设置在可移动质量体与第一介电结构之间，其中第一压电防粘连结构包括第一压电结构及设置在第一压电结构与第一介电结构之间的第一电极。
-
Patent Agency Ranking
公开(公告)号：CN106542491A
公开(公告)日：2017-03-29
申请号：CN201610683335.7
申请日：2016-08-18
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: B81B3/0013 , B81B2203/0127 , B81B3/0002 , B81B3/001 , B81B3/0072 , B81C1/00134 , B81C1/0065 , B81C1/00666
Abstract: 一种半导体器件包括衬底和接近衬底的可移动膜。该半导体器件还包括位于衬底上方且从衬底的表面朝着可移动膜突出的台。台包括配置为从膜接收碰撞力的撞击部分和位于撞击部分下方的混合应力缓冲件，其中，混合应力缓冲件包括通过硬度不同可分辨的至少两层。本发明实施例涉及半导体器件及其制造方法。
-
公开(公告)号：CN105967137A
公开(公告)日：2016-09-28
申请号：CN201510450702.4
申请日：2015-07-28
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: B81C1/0023 , B81B7/0048 , B81B7/0051 , B81B7/0054 , B81B7/007 , H01L2224/04026 , H01L2224/05624 , H01L2224/05644 , H01L2224/16225 , H01L2224/2957 , H01L2224/29624 , H01L2224/29644
Abstract: 本发明涉及具有应力吸收盖衬底的晶圆级芯片尺寸封装件(WLCSP)。盖衬底通过布置在盖衬底的上表面上的接合环和接合焊盘接合至管芯。衬底通孔(TSV)从接合焊盘延伸穿过盖衬底至盖衬底的下表面。此外，上表面中的凹槽在接合焊盘周围延伸和沿着接合环的侧壁延伸。该凹槽吸收诱导应力，从而缓解管芯中的任何器件偏移。本发明的实施例还涉及为晶圆级芯片尺寸封装件(WLCSP)应用缓解焊接偏移的结构和方法。
-
公开(公告)号：CN102701136A
公开(公告)日：2012-10-03
申请号：CN201210048824.7
申请日：2012-02-28
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: B81C1/00579 , B81B2207/015 , B81C2203/0771 , Y10T29/49126
Abstract: 公开了包括用于互补金属氧化物半导体(CMOS)和/或微机电系统(MEMS)器件的旁路结构的装置以及这种装置的制造方法。示例性装置包括：第一衬底；第二衬底，包括MEMS器件；绝缘体，设置在第一衬底和第二衬底之间；以及电旁路结构，设置在接触所述第一衬底的一部分的绝缘体层中，其中，电旁路结构与第二衬底中的MEMS器件和第一衬底中包括的任何器件电隔离。
-
公开(公告)号：CN101599473B
公开(公告)日：2011-03-30
申请号：CN200810171192.7
申请日：2008-10-22
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/485 , H01L23/50 , H01L27/02 , H01L21/60
CPC classification number: B81C1/00111 , B81B2201/042 , B81B2203/0392 , B81B2203/04 , B81B2207/056 , B81C2201/019 , H01L2924/0002 , H01L2924/00
Abstract: 本发明是有关于一种电路结构及其形成方法，其包含一基板；一第一非晶硅层，位于所述基板上；一第一粘着层，位于所述第一非晶硅层上于且邻接于所述第一非晶硅层；以及一第二非晶硅层，位于所述第一粘着层上于且邻接于所述第一粘着层。本发明由于接线柱由非晶硅组成，因此所产生的接线柱的图案化相对简单，即使这些接线柱可能具有很大的高度。藉由在非晶硅层间形成粘着层，可增加非晶硅接线柱的高度而不会产生缺陷。该有利特征包含了改善非晶硅接线柱的品质、以及降低形成多个具有不同高度的非晶硅接线柱的复杂性。另外，更提供一种电路结构的形成方法。
-
公开(公告)号：CN105023909B
公开(公告)日：2018-01-26
申请号：CN201410332205.X
申请日：2014-07-14
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/528 , H01L21/768
CPC classification number: H01L24/03 , H01L21/743 , H01L21/76898 , H01L23/147 , H01L23/481 , H01L23/525 , H01L23/535 , H01L24/16 , H01L24/81 , H01L2224/0231 , H01L2224/1601
Abstract: 本发明公开了一种为半导体封装提供再分布层(RDL)和硅通孔(TSV)的方法。该方法包括制备用于与半导体封装接合的晶圆。该晶圆包括低电阻衬底，低电阻衬底含有RDL和TSV以用于使半导体封装的输入/输出(I/O)连接点在另一位置可用。RDL包括穿过低电阻衬底并且两侧均由隔离沟槽划界的导电路径。TSV由隔离沟槽和RDL划界。制备用于接合的晶圆可以包括：制备隔离沟槽，该隔离沟槽对穿过低电阻衬底的用于RDL的导电路径划界以及对低电阻衬底中的用于TSV的立柱中的垂直导电路径划界；在隔离沟槽中填充隔离沟槽材料；以及制备晶圆接合面。本发明还公开了提供再分布层(RDL)和硅通孔(TSV)的结构和方法。
-
-
-
-
-
-
-
-
-
Search Results
31
records
(took 0.034 seconds)
