-
公开(公告)号:CN115863262A
公开(公告)日:2023-03-28
申请号:CN202210712689.5
申请日:2022-06-22
申请人: 台湾积体电路制造股份有限公司
IPC分类号: H01L21/8234 , H01L23/522 , H01L23/528
摘要: 本发明的实施例提供了一种半导体器件,包括设置在衬底上方的第一层间介电(ILD)层、设置在第一ILD层上方且包含硅和氧的控制层、以及设置在控制层上方的电阻布线。控制层的氧浓度大于第一ILD层的氧浓度。本发明的实施例还提供了一种制造半导体器件的方法。
-
公开(公告)号:CN106158931B
公开(公告)日:2019-12-03
申请号:CN201610146084.9
申请日:2016-03-15
申请人: 台湾积体电路制造股份有限公司
IPC分类号: H01L29/417 , H01L21/28
摘要: 一种半导体结构包括半导体衬底、至少一个介电层、介电间隔件衬垫(DSL)层和至少一个导体。该介电层存在于半导体衬底上。该介电层具有至少一个接触孔,其曝光半导体衬底的至少一部分。该半导体衬底具有与接触孔连通的至少一个凹槽。该凹槽具有底表面和至少一个侧壁。该DSL层至少存在于凹槽的该侧壁上。导体至少部分地存在于接触孔中并且电连接至半导体衬底。本发明还提供了用于制造半导体结构的方法。
-
公开(公告)号:CN106981413B
公开(公告)日:2019-11-22
申请号:CN201610683007.7
申请日:2016-08-18
申请人: 台湾积体电路制造股份有限公司
IPC分类号: H01L21/02 , H01L29/423
摘要: 本发明揭露一种制造氮化钽隔离层的方法及金属栅极堆。制造用于超低临界电压半导体装置的氮化钽隔离层的方法包含:形成一高介电常数介电层于一半导体基材上。接着,形成一氮化钽隔离层于该高介电常数介电层上,其中该氮化钽隔离层具有一钽氮比(Ta:N)介于1.2至3之间。再来,沉积多个第一金属栅极于该氮化钽隔离层上,并且图案化位于该于该氮化钽隔离层上的该多个第一金属栅极。最后,形成一第二金属栅极于该氮化钽隔离层上。氮化钽隔离层的钽氮比可精准调整,且氮化钽隔离层抑制不同层间物质扩散,介电泄滞的情况大幅减少。
-
公开(公告)号:CN106981413A
公开(公告)日:2017-07-25
申请号:CN201610683007.7
申请日:2016-08-18
申请人: 台湾积体电路制造股份有限公司
IPC分类号: H01L21/02 , H01L29/423
摘要: 本发明揭露一种制造氮化钽隔离层的方法及金属栅极堆。制造用于超低临界电压半导体装置的氮化钽隔离层的方法包含:形成一高介电常数介电层于一半导体基材上。接着,形成一氮化钽隔离层于该高介电常数介电层上,其中该氮化钽隔离层具有一钽氮比(Ta:N)介于1.2至3之间。再来,沉积多个第一金属栅极于该氮化钽隔离层上,并且图案化位于该于该氮化钽隔离层上的该多个第一金属栅极。最后,形成一第二金属栅极于该氮化钽隔离层上。氮化钽隔离层的钽氮比可精准调整,且氮化钽隔离层抑制不同层间物质扩散,介电泄滞的情况大幅减少。
-
公开(公告)号:CN106158931A
公开(公告)日:2016-11-23
申请号:CN201610146084.9
申请日:2016-03-15
申请人: 台湾积体电路制造股份有限公司
IPC分类号: H01L29/417 , H01L21/28
摘要: 一种半导体结构包括半导体衬底、至少一个介电层、介电间隔件衬垫(DSL)层和至少一个导体。该介电层存在于半导体衬底上。该介电层具有至少一个接触孔,其曝光半导体衬底的至少一部分。该半导体衬底具有与接触孔连通的至少一个凹槽。该凹槽具有底表面和至少一个侧壁。该DSL层至少存在于凹槽的该侧壁上。导体至少部分地存在于接触孔中并且电连接至半导体衬底。本发明还提供了用于制造半导体结构的方法。
-
-
-
-