存储器件、形成存储器件的方法以及存储阵列

    公开(公告)号:CN114664879A

    公开(公告)日:2022-06-24

    申请号:CN202111127724.9

    申请日:2021-09-26

    Abstract: 提供一种存储器件及其形成方法。存储器件包括:选择器;磁性隧道结(MTJ)结构,设置在选择器上;自旋轨道扭矩(SOT)层,设置在选择器与MTJ结构之间,其中SOT层具有与选择器的侧壁对准的侧壁;晶体管,其中晶体管具有电耦合到MTJ结构的漏极;字线,电耦合到晶体管的栅极;位线,电耦合到SOT层;第一源极线,电耦合到晶体管的源极;以及第二源极线,电耦合到选择器,其中晶体管被配置成控制在位线与第二源极线之间流动的写入信号,且控制在位线与第一源极线之间流动的读取信号。

    存储器、存储器器件和制造方法
    3.
    发明公开

    公开(公告)号:CN116249429A

    公开(公告)日:2023-06-09

    申请号:CN202210966695.3

    申请日:2022-08-12

    Abstract: 本申请的实施例公开了存储器、存储器器件和制造方法。具体地,公开了一种包括底部电极桥和重叠并物理耦合到底部电极桥的自旋轨道扭矩结构的磁存储器器件及其制造方法。在一个实施例中,一种存储器包括在第一通孔上的第一电极;在第二通孔上的第二电极;结构物理耦合且电耦合到第一电极和第二电极的自旋轨道扭矩(SOT)结构,SOT结构与第一电极和第二电极重叠;以及在SOT结构上的磁隧道结(MTJ)。

    半导体封装件和制造方法
    4.
    发明公开

    公开(公告)号:CN114843230A

    公开(公告)日:2022-08-02

    申请号:CN202210281518.1

    申请日:2022-03-22

    Abstract: 本公开涉及一种半导体封装件和制造方法。公开了包括高热导率模制化合物的封装半导体器件及其形成方法。在一个实施例中,一种半导体器件包括:第一再分布结构;第一管芯,位于第一再分布结构之上并电耦合到第一再分布结构;第一贯穿过孔,位于第一再分布结构之上并电耦合到第一再分布结构;绝缘层,沿着第一再分布结构、第一管芯以及第一贯穿过孔延伸;以及密封剂,位于绝缘层之上,该密封剂围绕第一贯穿过孔的一部分和第一管芯的一部分,该密封剂包括浓度范围为按体积计70%至约95%的导电填料。

    半导体器件及其制造方法

    公开(公告)号:CN113707603A

    公开(公告)日:2021-11-26

    申请号:CN202110987417.1

    申请日:2021-08-26

    Abstract: 一种半导体器件及其制造方法。半导体器件包括半导体衬底及内连结构。内连结构设置在半导体衬底之上。内连结构包括第一导电线、第二导电线及双向阈值开关。第一导电线在第一方向上彼此平行地延伸。第二导电线堆叠在第一导电线之上且在与第一方向垂直的第二方向上彼此平行地延伸。双向阈值开关设置在第一导电线与第二导电线之间。双向阈值开关包含三元GeCTe材料。三元GeCTe材料实质上由碳、锗及碲组成。在三元GeCTe材料中,碳含量介于10原子百分比到30原子百分比范围内且锗含量介于10原子百分比到65原子百分比范围内。

    集成器件及其形成方法
    6.
    发明公开

    公开(公告)号:CN119601548A

    公开(公告)日:2025-03-11

    申请号:CN202411647157.3

    申请日:2024-11-18

    Abstract: 一些实施例涉及一种集成器件,包括:衬底,包含至少一种有源组件;互连结构,设置在衬底上;接合层,设置在互连结构上方;载体衬底,设置在互连结构上方;散热模块,设置在载体衬底上方;以及第一热控制层,设置在载体衬底和散热模块、接合层和互连结构、或者载体衬底和接合层之间,第一热控制层包括相变材料(PCM)。本申请的实施例还涉及一种形成集成电路的方法。

    操作记忆体的方法
    8.
    发明公开

    公开(公告)号:CN116206641A

    公开(公告)日:2023-06-02

    申请号:CN202310056800.4

    申请日:2023-01-13

    Abstract: 一种操作记忆体的方法包括:跨记忆体单元施加第一电压脉冲,其中记忆体单元包含选择器,其中第一电压脉冲将选择器切换至导通状态;在施加第一电压脉冲之后,跨记忆体单元施加第二电压脉冲,其中在施加第二电压脉冲之前,选择器具有第一电压临界,其中在施加第二电压脉冲之后,选择器具有小于第一电压临界的第二电压临界;以及在施加第二电压脉冲之后,向记忆体单元施加第三电压脉冲,其中第三电压脉冲将选择器切换为导通状态;其中选择器在第一电压脉冲与第三电压脉冲之间持续保持关闭状态。

    存储器装置及其形成方法

    公开(公告)号:CN114664882A

    公开(公告)日:2022-06-24

    申请号:CN202210087798.2

    申请日:2022-01-25

    Abstract: 一个存储器装置包括衬底、设置在衬底之上的晶体管、设置在晶体管之上且电性连接至晶体管的内连线结构,以及设置在内连线结构的两个相邻的金属化层之间的存储器堆叠。存储器堆叠包括设置在衬底之上且电性连接到位线的底部电极、设置在底部电极之上的存储器层、设置在存储器层之上的选择器层,以及设置在选择器层之上且电性连接到字线的顶部电极。此外,至少一个防潮层提供为与选择器层相邻并实体接触选择器层,且至少一个防潮层包括非晶材料。

Patent Agency Ranking