公开(公告)号：CN108122967B

公开(公告)日：2020-07-17

申请号：CN201710945403.7

申请日：2017-10-12

申请人： 台湾积体电路制造股份有限公司

发明人： 郑兆钦 ,  叶致锴 ,  吴政宪 ,  江宏礼 ,  邱荣标 ,  陈自强 ,  李宗霖 ,  杨玉麟 ,  陈奕升

IPC分类号： H01L29/10 ,  H01L29/78 ,  H01L21/336

摘要： 一种包括鳍式场效应晶体管(FinFET)的半导体器件。FinFET包括设置在鳍上的沟道，设置在沟道上方的栅极以及源极和漏极。沟道包括至少两对第一半导体层和形成在第一半导体层上的第二半导体层。第一半导体层具有与第二半导体层不同的晶格常数。至少在一对中，第一半导体层的厚度是第二半导体层的厚度的三至十倍。本发明实施例涉及一种制造具有多层沟道结构的半导体器件的方法。

公开(公告)号：CN109103262A

公开(公告)日：2018-12-28

申请号：CN201711290240.X

申请日：2017-12-08

申请人： 台湾积体电路制造股份有限公司

发明人： 陈奕升 ,  陈自强 ,  张智胜 ,  吴政宪

IPC分类号： H01L29/786 ,  H01L21/336

摘要： 形成半导体器件的方法包括：提供半导体结构，半导体结构包括从第一区延伸到第二区的第一半导体材料。该方法还包括去除第二区中的第一半导体材料的部分以形成凹槽，该凹槽暴露设置在第一区中的第一半导体材料的侧壁；形成覆盖侧壁的介电材料；当介电材料覆盖侧壁时，在邻近介电材料的第二区中外延生长第二半导体材料；以及形成包括第一半导体材料的第一鳍和和包括第二半导体材料的第二鳍。本发明的实施例还涉及半导体结构及其制造方法。

公开(公告)号：CN105321803B

公开(公告)日：2018-05-11

申请号：CN201510091142.8

申请日：2015-02-28

申请人： 台湾积体电路制造股份有限公司

发明人： 陈伟杰 ,  林浩雄 ,  陈书涵 ,  林佑儒 ,  吴政宪 ,  柯志欣 ,  万幸仁

IPC分类号： H01L21/02 ,  H01L21/336

CPC分类号： H01L29/66666 ,  H01L21/02587 ,  H01L21/02609 ,  H01L21/02631 ,  H01L21/02639 ,  H01L29/0649 ,  H01L29/1037

摘要： 本发明提供了形成半导体布置的方法。形成半导体布置的方法包括：在沟槽中的衬底上或者在衬底上的介电柱之间形成第一核。形成第一核包括以相对于衬底的顶面的第一角度施加第一源材料束并且同时以相对于衬底的顶面的第二角度施加第二源材料束。通过旋转衬底同时施加第一源材料束和第二源材料束由第一核形成第一半导体柱。使用第一源材料束和第二源材料束在沟槽中或者在介电柱之间形成第一半导体柱将第一半导体柱的形成限制于单一方向。

公开(公告)号：CN107240545A

公开(公告)日：2017-10-10

申请号：CN201710404208.3

申请日：2012-12-14

申请人： 台湾积体电路制造股份有限公司

发明人： 万政典 ,  林佑儒 ,  李宜静 ,  吴政宪 ,  柯志欣 ,  万幸仁

IPC分类号： H01L21/02 ,  H01L21/3065 ,  H01L21/336 ,  H01L29/78

CPC分类号： H01L21/3065 ,  H01L21/02057 ,  H01L21/02381 ,  H01L21/02532 ,  H01L21/02538 ,  H01L21/02658 ,  H01L29/66636 ,  H01L29/78 ,  H01L29/66795 ,  H01L29/785

摘要： 对第一半导体区的表面实施处理，其中使用包括含氧气体和用于蚀刻半导体材料的蚀刻气体的工艺气体实施该处理。实施外延以在第一半导体区的表面上生长第二半导体区。本发明还公开了用于半导体再生长的方法。

公开(公告)号：CN103311296B

公开(公告)日：2016-08-17

申请号：CN201210587506.8

申请日：2012-12-28

申请人： 台湾积体电路制造股份有限公司

发明人： 吴政宪 ,  柯志欣 ,  万幸仁

IPC分类号： H01L29/78 ,  H01L29/423 ,  H01L29/12 ,  H01L21/336 ,  H01L21/28

CPC分类号： H01L29/7851 ,  H01L21/0259 ,  H01L21/02636 ,  H01L21/02639 ,  H01L21/02658 ,  H01L21/76224 ,  H01L21/8252 ,  H01L29/0649 ,  H01L29/1037 ,  H01L29/1054 ,  H01L29/205 ,  H01L29/267 ,  H01L29/66462 ,  H01L29/66522 ,  H01L29/66795 ,  H01L29/7786 ,  H01L29/7842 ,  H01L29/7848 ,  H01L29/785

摘要： 本发明一种实施例的结构包括衬底、高能带隙材料以及高载流子迁移率材料。衬底包括第一隔离区以及第二隔离区。第一隔离区和第二隔离区中的每一个都延伸至所述第一和第二隔离区之间的衬底的第一表面之下。高能带隙材料在衬底的第一表面上方并且设置在第一和第二隔离区之间。高载流子迁移率材料在高能带隙材料上方。高载流子迁移率材料延伸得高于第一和第二隔离区的相应顶面从而形成鳍状件。本发明还公开了具有高迁移率和高能带隙材料的半导体结构及方法。

公开(公告)号：CN105575778A

公开(公告)日：2016-05-11

申请号：CN201610065159.0

申请日：2011-01-14

申请人： 台湾积体电路制造股份有限公司

发明人： 万幸仁 ,  柯志欣 ,  吴政宪

IPC分类号： H01L21/205 ,  H01L21/762 ,  H01L29/04 ,  H01L29/06

摘要： 本发明公开了一种半导体装置及其制造方法，该半导体装置及其制造方法是一种具有外延层的半导体装置及其制造方法。半导体装置包括一基底，其内形成一沟槽且沟槽下方形成一凹口。凹口的侧壁具有(111)晶面取向(crystal orientation)。沟槽深度为大于或等于凹口侧壁的长度的一半。一外延层形成于凹口及沟槽内。沟槽的深度足以使形成于半导体基底与外延层之间界面的差排(dislocation)终止于沟槽侧壁。在本发明的半导体装置中，较大的凹口侧壁的长度具有较大的沟槽隔离区的厚度，以容许有足够的深度使差排终止于隔离区而非外延材料的上表面。

公开(公告)号：CN103296084B

公开(公告)日：2016-01-20

申请号：CN201210244951.4

申请日：2012-07-13

申请人： 台湾积体电路制造股份有限公司

发明人： 李宜静 ,  林佑儒 ,  万政典 ,  吴政宪 ,  柯志欣

IPC分类号： H01L29/78 ,  H01L29/06 ,  H01L21/336

CPC分类号： H01L29/66795 ,  H01L21/02532 ,  H01L21/0262 ,  H01L21/02631 ,  H01L21/02634 ,  H01L21/30625 ,  H01L21/3065 ,  H01L21/76224 ,  H01L27/0886 ,  H01L29/7853

摘要： 本发明公开了一种FinFET，其包括形成在衬底中的隔离区、形成在衬底上方的斗篷形有源区，其中该斗篷形有源区具有突出在隔离区顶面之上的上部部分。此外，FinFET包括包围斗篷形有源区的沟道的栅电极。本发明还公开了用于FinFET的装置和方法。

公开(公告)号：CN103187418B

公开(公告)日：2015-11-18

申请号：CN201210129165.X

申请日：2012-04-27

申请人： 台湾积体电路制造股份有限公司

发明人： 吴政宪 ,  柯志欣 ,  万幸仁

IPC分类号： H01L27/092 ,  H01L21/8238

CPC分类号： H01L27/1211 ,  H01L21/823821 ,  H01L21/8258 ,  H01L21/845 ,  H01L29/1054 ,  H01L29/267

摘要： 本发明公开了一种CMOS FinFET器件以及用于制造CMOS FinFET器件的方法。示例性CMOS FinFET器件包括具有第一区域和第二区域的衬底。CMOS FinFET器件还包括设置在所述衬底上的鳍式结构，该鳍式结构包括第一区域中的第一鳍状件和第二区域中的第二鳍状件。CMOS FinFET器件还包括第一鳍状件的第一部分和第一鳍状件的第二部分，该第一鳍状件的第一部分包含与衬底的材料相同的材料，该第一鳍状件的第二部分包括沉积在所述第一鳍状件的第一部分上的III-V半导体材料。CMOS FinFET器件还包括第二鳍状件的第一部分和第二鳍状件的第二部分，该第二鳍状件的第一部分包括与所述衬底的材料相同的材料，第二鳍状件的第二部分包括沉积在所述第二鳍状件的第一部分上的锗(Ge)材料。

公开(公告)号：CN103972059A

公开(公告)日：2014-08-06

申请号：CN201310308715.9

申请日：2013-07-22

申请人： 台湾积体电路制造股份有限公司

发明人： 李宜静 ,  吴政宪 ,  柯志欣 ,  万幸仁

IPC分类号： H01L21/20 ,  H01L21/336

CPC分类号： H01L29/66795 ,  H01L21/02647

摘要： 本发明公开了一种方法，包括对半导体衬底位于相对的隔离区之间的部分进行凹槽化以形成凹槽。在凹槽化步骤之后，半导体衬底的部分包括顶面。顶面包括平整表面以及具有（111）表面平面的倾斜表面。倾斜表面包括连接至平整表面的底部边缘，以及连接至隔离区中的一个的顶部边缘。该方法还包括进行外延以在凹槽中生长半导体材料，其中半导体材料自平整表面和所述倾斜表面生长，并对半导体材料进行退火。本发明还公开了一种用于在沟槽中形成半导体区的方法。

公开(公告)号：CN103915438A

公开(公告)日：2014-07-09

申请号：CN201310105573.6

申请日：2013-03-28

申请人： 台湾积体电路制造股份有限公司

发明人： 万幸仁 ,  柯志欣 ,  吴政宪 ,  时定康 ,  林浩宇

IPC分类号： H01L27/092 ,  H01L23/532 ,  H01L21/8238 ,  H01L21/768

CPC分类号： H01L27/092 ,  H01L21/823814 ,  H01L21/823871 ,  H01L2924/0002 ,  H01L2924/00

摘要： 一种具有低接触电阻率的互补金属氧化物半导体及其形成方法。本发明提供了实施例互补金属氧化物半导体(CMOS)器件和形成CMOS器件的实施例方法。实施例CMOS器件包括n型金属氧化物半导体(NMOS)和p型金属氧化物半导体(PMOS)，其中，该NMOS具有夹置在第一金属接触件和NMOS源极之间以及第二金属接触件和NMOS漏极之间的含钛层，并且该PMOS具有PMOS源极和PMOS漏极，其中，PMOS源极具有朝向第三金属接触件的第一含钛区，且PMOS漏极包括朝向第四金属接触件的第二含钛区。