集成电路封装件及其形成方法
    2.
    发明公开

    公开(公告)号:CN117116873A

    公开(公告)日:2023-11-24

    申请号:CN202310966670.8

    申请日:2023-08-02

    摘要: 在实施例中,集成电路封装件包括:第一集成电路管芯,包括第一器件层和第一前侧互连结构,第一前侧互连结构包括互连第一器件层的第一器件的第一互连件;第二集成电路管芯,包括第二器件层和第二前侧互连结构,第二前侧互连结构包括互连第二器件层的第二器件的第二互连件;以及中介层,接合到第一集成电路管芯的背侧并且接合到第二集成电路管芯的背侧,中介层包括管芯对管芯互连结构,管芯对管芯互连结构包括柱体,第一集成电路管芯与柱体重叠。本发明的实施例还提供了形成集成电路封装件的方法。

    半导体器件及其制造方法
    3.
    发明公开

    公开(公告)号:CN116344544A

    公开(公告)日:2023-06-27

    申请号:CN202310085480.5

    申请日:2023-02-01

    摘要: 半导体器件包括位于第一行中的第一单元,其中,第一行在第一方向上延伸,第一单元具有在垂直于第一方向的第二方向上测量的第一单元高度。半导体器件还包括位于第一行中的第二单元,其中,第二单元具有在第二方向上测量的第二单元高度,第二单元高度小于第一单元高度。第二单元包括具有在第二方向上测量的第一宽度的第一有源区域以及具有在第二方向上测量的第二宽度的第二有源区域,其中,第二宽度与第一宽度不同。本申请的实施例还涉及制造半导体器件的方法。

    集成电路及其制造方法
    4.
    发明公开

    公开(公告)号:CN115440660A

    公开(公告)日:2022-12-06

    申请号:CN202210253997.6

    申请日:2022-03-15

    摘要: 一种集成电路及其制造方法,集成电路包含在第一连接层中的第一电压电力轨及第二电压电力轨,且包含在第一连接层下方的第一电压下层电力轨及第二电压下层电力轨。第一电压电力轨及第二电压电力轨中的每一者在垂直于第一方向的第二方向上延伸。第一电压下层电力轨及第二电压下层电力轨中的每一者在第一方向上延伸。集成电路包含第一通孔连接件及第二通孔连接件,第一通孔连接件将第一电压电力轨与第一电压下层电力轨连接起来,第二通孔连接件将第二电压电力轨与第二电压下层电力轨连接起来。

    半导体封装件及其形成方法
    6.
    发明公开

    公开(公告)号:CN113658944A

    公开(公告)日:2021-11-16

    申请号:CN202110690696.5

    申请日:2021-06-22

    摘要: 半导体封装件包括第一封装组件,该第一封装组件包括:第一半导体管芯;第一密封剂,位于第一半导体管芯周围;以及第一再分布结构,电连接至第一半导体管芯。半导体封装件还包括接合至第一封装组件的第二封装组件,其中,第二封装组件包括:第二半导体管芯;散热器,位于第一半导体管芯和第二封装组件之间;以及第二密封剂,位于第一封装组件和第二封装组件之间,其中,第二密封剂具有比散热器低的热导率。本申请的实施例还涉及形成半导体封装件的方法。

    集成电路和形成集成电路的方法

    公开(公告)号:CN107833881A

    公开(公告)日:2018-03-23

    申请号:CN201710835486.4

    申请日:2017-09-15

    摘要: IC结构包括单元、第一导轨和第二导轨。单元包括第一有源区、第二有源区和第一栅极结构。第一有源区和第二有源区在第一方向上延伸并且位于第一层级处。第二有源区在第二方向上与第一有源区分离。第一栅极结构在第二方向上延伸,与第一有源区和第二有源区重叠,并且位于第二层级处。第一导轨在第一方向上延伸,与第一有源区重叠,配置为提供第一电源电压,并且位于第三层级处。第二导轨在第一方向上延伸,与第二有源区重叠,位于第三层级处,在第二方向上与第一导轨分离,并且配置为提供第二电源电压。本发明还提供了形成集成电路的方法。

    触发器电路
    9.
    发明公开

    公开(公告)号:CN106209026A

    公开(公告)日:2016-12-07

    申请号:CN201510352984.4

    申请日:2015-06-24

    IPC分类号: H03K3/012

    摘要: 一种触发器电路,包括第一锁存器、第二锁存器和触发级。第一锁存器被配置为基于第一锁存器输入信号和时钟信号设置第一锁存器输出信号。第二锁存器被配置为基于第二锁存器输入信号和时钟信号设置第二锁存器输出信号。触发级被配置为基于第一锁存器输出信号生成第二锁存器输入信号。触发级被配置为基于第一锁存器输出信号和第二锁存器输出信号使第二锁存器输入信号具有不同的电压摆幅。