-
公开(公告)号：CN117494624A
公开(公告)日：2024-02-02
申请号：CN202311435719.3
申请日：2023-11-01
申请人： 合肥工业大学 , 无锡亚科鸿禹电子有限公司
IPC分类号： G06F30/33 , G06F117/08
摘要： 本发明涉及软硬件协同仿真技术领域，公开了一种基于通用总线的事务交易器快速设计方法，包括系统通信框架设计，且系统通信框架设计包括如下步骤：步骤101：软件侧设计，系统的软件侧主要由C/C++语言编写的测试激励。本发明所提出的系统快速设计方法通过软硬件通道协议将软硬件相结合实现，使用模块化的概念进行设计，将各个功能分离成独立的模块，便于后期对仿真系统的扩展和延伸；本发明所提出的快速设计方法中通过对通用总线与软硬件通道的连接后，只需对定制总线协议的桥接逻辑进行设计，一次可以更快速的完成事务交器的设计和快速建立目标总线协议的软硬件通信。
-
公开(公告)号：CN115879402A
公开(公告)日：2023-03-31
申请号：CN202211622340.9
申请日：2022-12-16
申请人： 无锡亚科鸿禹电子有限公司
IPC分类号： G06F30/331 , G06F30/34 , G06F111/02
摘要： 本发明公开了一种软硬件协同仿真通信方法，其可实现分片后软件侧到硬件侧的准确连接和通信，该方法基于软硬件协同仿真系统实现，软硬件协同仿真系统包括软件侧、硬件侧，该方法包括：搭建软硬件协同仿真系统；对待测设计源代码进行划分并创建不同层次；在软件侧，对各个层次进行分析，确定层次的第一路径；将第一路径、层次发送给硬件侧；在硬件侧，将FPGA模块分割为若干片区，然后将层次移至对应片区中；对各个片区进行分析，确定片区中各层次的第二路径；在软件侧、硬件侧对应的第一路径、第二路径中分别插入第一逻辑接口、第二逻辑接口；将第一逻辑接口与第二逻辑接口相连进行数据传输，实现分片后软件侧与硬件侧的数据通信。
-
公开(公告)号：CN115688653B
公开(公告)日：2023-03-17
申请号：CN202310000592.6
申请日：2023-01-03
申请人： 无锡亚科鸿禹电子有限公司
IPC分类号： G06F30/34 , G06F115/08 , G06F117/08
摘要： 本发明涉及软硬件协同仿真技术领域，尤其涉及一种基于软硬件协同仿真的软件自动化生成事务器的流程方法，步骤如下：在编译软件中创建工程；配置待测设计和事务器的环境；通过编译软件生成transactor.edf；分析待测设计，生成待测设计层次文件；在网表分析软件中综合待测设计，生成dut.edf；基于步骤三至五获得的文件，利用脚本和网表分析软件，生成带scemi信息的接口文件；利用网表分析软件生成dut_with_scemi.edf，并将其与transactor.edf合并，生成dut_merged_xactors.edf；完成事务器插入流程框架。本发明能够提高设计的保密性并生成所有事务器的流程框架。
-
公开(公告)号：CN116011363A
公开(公告)日：2023-04-25
申请号：CN202211592821.X
申请日：2022-12-13
申请人： 无锡亚科鸿禹电子有限公司
IPC分类号： G06F30/327 , G06F117/08 , G06F115/08 , G06F115/02
摘要： 一种基于Co‑sim的Transactor集成方法，包括以下步骤，步骤S1：对Transactor进行集成配置生成实例化脚本；步骤S2：运行所述实例化脚本生成Transactor的目标数据库；步骤S3：对所述目标数据库进行逻辑综合，生成全端口DUT网表文件；同时RTL分析软件对步骤S2的Transactor处理，根据实例化Transactor名称解析出DUT路径信息，步骤S4：对Transactor源代码进行逻辑综合处理生成Transactor网表文件；根据DUT路径信息，将所述Transactor网表文件插入至所述全端口DUT网表文件。本发明具有以下优点：支持GUI的实例化和脚本实例化IP，更方便插入使用Transactor。除此之外，可在DUT任一层次插入Transactor。在使用Transactor时大大提升效率以及复用性。把Transactor集成到了软件中，只需要改变Transactor的配置参数，可以频繁的复用Transactor。
-
公开(公告)号：CN115686985B
公开(公告)日：2023-04-18
申请号：CN202211720046.1
申请日：2022-12-30
申请人： 无锡亚科鸿禹电子有限公司
IPC分类号： G06F11/26
摘要： 本发明涉及FPGA调试、原型验证技术领域，尤其涉及一种基于查找表结构的触发条件实现方法，包括至少一个查找表结构；每个查找表结构包括若干查找表和若干断点基本单元，若干查找表形成N级的级联收敛结构，第１级查找表的输出端输出触发条件，第N级查找表的输入端接收若干断点基本单元的输出信号，每个查找表的运算逻辑为其所有输入端的相与运算。本发明支持任意个独立的触发条件，触发信号可重复用于每个触发条件，组成每个触发条件的触发信号都可单独进行比较值设置，独立的触发条件还可用于组合成最终触发条件，触发条件设置十分灵活，支持复杂的触发条件，能方便、快速的定位到信号观测点，大大减少原型验证调试阶段所需时间。
-
公开(公告)号：CN115934196A
公开(公告)日：2023-04-07
申请号：CN202211606754.2
申请日：2022-12-13
申请人： 无锡亚科鸿禹电子有限公司
摘要： 本申请公开FPGA原型验证的断点触发系统和方法，涉及FPGA技术领域，包括原型验证调试软件、触发条件生成模块、触发模块、采样模块和待测芯片；原型验证调试软件用于根据预设信号向触发条件生成模块发送触发信息，根据被测信号向触发模块发送触发条件码；采样模块实时接收触发信号，以及采集待测芯片的被测信号，便于原型验证调试软件根据触发信号、预设信号以及被测信号更新触发条件码，在输出目标触发信号时定位待测芯片的目标信号点；触发条件码的数量和被测信号的被测类型数相同，一一对应。方案支持任意逻辑运算组成复杂的逻辑表达式作为触发条件进行断点触发，更方便快速定位到信号观测点，减少原型验证调试阶段所需的时间。
-
公开(公告)号：CN115688653A
公开(公告)日：2023-02-03
申请号：CN202310000592.6
申请日：2023-01-03
申请人： 无锡亚科鸿禹电子有限公司
IPC分类号： G06F30/34 , G06F115/08 , G06F117/08
摘要： 本发明涉及软硬件协同仿真技术领域，尤其涉及一种基于软硬件协同仿真的软件自动化生成事务器的流程方法，步骤如下：在编译软件中创建工程；配置待测设计和事务器的环境；通过编译软件生成transactor.edf；分析待测设计，生成待测设计层次文件；在网表分析软件中综合待测设计，生成dut.edf；基于步骤三至五获得的文件，利用脚本和网表分析软件，生成带scemi信息的接口文件；利用网表分析软件生成dut_with_scemi.edf，并将其与transactor.edf合并，生成dut_merged_xactors.edf；完成事务器插入流程框架。本发明能够提高设计的保密性并生成所有事务器的流程框架。
-
公开(公告)号：CN115686985A
公开(公告)日：2023-02-03
申请号：CN202211720046.1
申请日：2022-12-30
申请人： 无锡亚科鸿禹电子有限公司
IPC分类号： G06F11/26
摘要： 本发明涉及FPGA调试、原型验证技术领域，尤其涉及一种基于查找表结构的触发条件实现方法，包括至少一个查找表结构；每个查找表结构包括若干查找表和若干断点基本单元，若干查找表形成N级的级联收敛结构，第１级查找表的输出端输出触发条件，第N级查找表的输入端接收若干断点基本单元的输出信号，每个查找表的运算逻辑为其所有输入端的相与运算。本发明支持任意个独立的触发条件，触发信号可重复用于每个触发条件，组成每个触发条件的触发信号都可单独进行比较值设置，独立的触发条件还可用于组合成最终触发条件，触发条件设置十分灵活，支持复杂的触发条件，能方便、快速的定位到信号观测点，大大减少原型验证调试阶段所需时间。
-
公开(公告)号：CN117176111A
公开(公告)日：2023-12-05
申请号：CN202311133714.5
申请日：2023-09-05
申请人： 合肥工业大学
摘要： 本发明公开了一种高性能低功耗的四点翻转自恢复锁存器，包括：6个传输门，19个Muller单元和6个钟控Muller单元。本发明采用19个Muller单元和6个钟控Muller单元构成四个反馈环的方式，使得任意一个反馈环发生单粒子翻转后，内部节点能通过Muller单元和钟控Muller单元快速恢复到正确的逻辑状态，因此能够容忍22个内部节点可能发生的7315种四点翻转情况。本发明使用了较多的钟控Muller单元，因此本发明具有较低的功耗开销，是一种高性能低功耗的四点翻转自恢复锁存器。
-
-
-
-
-
-
-
-
搜索结果
9 条记录 (耗时 0.036 秒)
