-
公开(公告)号：CN106611705B
公开(公告)日：2019-07-12
申请号：CN201510685998.8
申请日：2015-10-21
IPC分类号： H01L21/31 , H01L21/314 , H01L21/324
摘要： 本发明提供一种碳化硅表面低界面态氧化层的制备方法，所述方法包括：1)清洗碳化硅外延衬底；2)氧化步骤1)所述衬底；3)于无氧的含磷环境中，退火处理步骤2)所述氧化的碳化硅样品。本发明在传统氧化的基础上，加入磷环境下的退火，有助于提高氧化层质量，实现二氧化硅与碳化硅界面的钝化，降低碳化硅/二氧化硅界面态密度，提高沟道电子迁移率，减小器件的性能退化，工艺简单，适用于工业化生产。
-
公开(公告)号：CN106611700B
公开(公告)日：2019-07-12
申请号：CN201510685847.2
申请日：2015-10-21
IPC分类号： H01L21/04
摘要： 本发明公开了一种碳化硅表面氧化膜的制备方法，所述方法包括如下步骤：1)清洗包括衬底(11)和外延薄膜(12)的碳化硅材料(10)；2)对所述外延薄膜(12)的上表面进行氧等离子体处理；3)高温下氢气预处理步骤2)所得样品(13)；4)氧化步骤3)所得样品(14)，得氧化膜(15)。本发明方法通过于碳化硅氧化膜形成前进行碳化硅表面钝化，提高碳化硅氧化膜质量，降低碳化硅/二氧化硅界面态密度，该方法简单易行，适用于大规模的工业生产。
-
公开(公告)号：CN105047542B
公开(公告)日：2019-05-14
申请号：CN201510561169.9
申请日：2015-09-06
IPC分类号： H01L21/04 , H01L29/78 , H01L29/423
摘要： 本发明提供一种沟槽型碳化硅MOSFET功率器件的制造方法，所述方法包括如下步骤：1)提供第一导电类型的碳化硅外延衬底；2)于所述外延衬底上制造第二导电类型的碳化硅阱区；3)于所述碳化硅阱区表面形成第一杂质区域；4)于所述第一杂质区域制备穿过所述第一杂质区域和所述碳化硅阱区延伸至所述外延层中的沟槽；5)于所述沟槽内表面形成初始栅极；6)氧化所述初始栅极形成栅极电介质层；7)于所述栅极电介质层上制作栅电极；8)于所述碳化硅阱区和第一杂质区域表面上形成第一接触；9)于所述碳化硅衬底的背面形成第二接触。本发明改善了碳化硅氧化形成栅极电介质时，于沟道区域界面处形成碳聚集的现象，提高了栅极电介质层质量。
-
公开(公告)号：CN106611705A
公开(公告)日：2017-05-03
申请号：CN201510685998.8
申请日：2015-10-21
IPC分类号： H01L21/31 , H01L21/314 , H01L21/324
CPC分类号： H01L21/02107 , H01L21/0223 , H01L21/02236 , H01L21/324
摘要： 本发明提供一种碳化硅表面低界面态氧化层的制备方法，所述方法包括：1)清洗碳化硅外延衬底；2)氧化步骤1)所述衬底；3)于无氧的含磷环境中，退火处理步骤2)所述氧化的碳化硅样品。本发明在传统氧化的基础上，加入磷环境下的退火，有助于提高氧化层质量，实现二氧化硅与碳化硅界面的钝化，降低碳化硅/二氧化硅界面态密度，提高沟道电子迁移率，减小器件的性能退化，工艺简单，适用于工业化生产。
-
公开(公告)号：CN106611696A
公开(公告)日：2017-05-03
申请号：CN201510686428.0
申请日：2015-10-21
IPC分类号： H01L21/02
CPC分类号： H01L21/02164 , H01L21/0223 , H01L21/02312 , H01L21/02315
摘要： 本发明公开了一种碳化硅表面氧化膜的制备方法，所述方法包括如下步骤：1)清洗包括衬底(11)和外延薄膜(12)的碳化硅材料(10)；2)对所述外延薄膜(12)的上表面进行氮等离子体处理；3)高温下氩气预处理步骤2)所得样品(13)；4)氧化步骤3)所得样品(14)，得氧化膜(15)。本发明方法通过于碳化硅氧化膜形成前进行碳化硅表面钝化，提高碳化硅氧化膜质量，降低碳化硅/二氧化硅界面态密度，该方法简单易行，适用于大规模的工业生产。
-
公开(公告)号：CN106298469A
公开(公告)日：2017-01-04
申请号：CN201510240443.2
申请日：2015-05-13
IPC分类号： H01L21/04 , H01L29/872
摘要： 一种SiC JBS器件的离子注入方法，该法包括：在第二种导电类型碳化硅衬底的上表面淀积注入掩膜；用光刻胶保护不进行离子注入的区域，刻蚀注入掩膜，曝露出衬底上需要进行离子注入的区域；继续刻蚀碳化硅衬底，形成刻蚀凹槽；去除光刻胶；注入第一种导电类型离子，形成SiC JBS器件电极下的第一种导电类型离子注入区。该方法在离子注入能量相同的情况下，增大了SiC JBS器件电极下离子注入的深度，提高了器件的反向击穿电压，同时使注入的第一种导电类型区与第二种导电类型SiC衬底的接触面积增大，一定程度上增大了电流密度，提高了器件性能，且工艺简单，易于实现。
-
公开(公告)号：CN106291264A
公开(公告)日：2017-01-04
申请号：CN201510240582.5
申请日：2015-05-13
摘要： 本发明提供了一种电力电子芯片的高压检测装置和高压检测方法，该装置的探针台的台面上放置有导电盘，导电盘内盛装有高度高于电子电力芯片的厚度的隔离剂；该方法包括烘烤待测的电力电子芯片，并将其放置在检测用仪器的探针台上浸入到隔离剂中，然后施加高电压进行高压检测，检测完成后将电力电子芯片从隔离剂中取出并烘烤。本发明提供的技术方案简单且易于实现，其避免了高压检测过程中打火现象的发生，同时也有效的保护了待测的电力电子芯片，使其不被损毁；同时保证了高压检测的顺利开展；该检测装置及检测方法有效且可靠，提高了电力电子芯片的检测结果的准确性。
-
公开(公告)号：CN105260517A
公开(公告)日：2016-01-20
申请号：CN201510622970.X
申请日：2015-09-25
IPC分类号： G06F17/50
摘要： 本发明提供一种4H-SiC材料4°偏角三维原子结构模型及其构建方法和应用。所述模型为4H-SiC六方晶胞的周期性重复结构，晶胞参数为：α＝90°，β＝90°，γ＝120°，所述晶胞由中心为硅原子的四面体构成，碳硅键长为所述模型上表面沿(0001)面向偏4°；所述模型以计算机辅助构建而成，方法步骤简单易行，其制作完全按照实际生产过程中对碳化硅表面的处理方法；本发明的4H-SiC材料4°偏角三维原子结构模型可应用于碳化硅氧化原理、碳化硅欧姆接触、碳化硅外延等碳化硅材料与其他材料界面研究中，较通常使用的无偏角原子模型更接近于实际应用，研究结果与实际情况更接近，更具有参考价值。
-
公开(公告)号：CN105260517B
公开(公告)日：2019-07-19
申请号：CN201510622970.X
申请日：2015-09-25
IPC分类号： G06F17/50
摘要： 本发明提供一种4H‑SiC材料4°偏角三维原子结构模型及其构建方法和应用。所述模型为4H‑SiC六方晶胞的周期性重复结构，晶胞参数为：α＝90°，β＝90°，γ＝120°，所述晶胞由中心为硅原子的四面体构成，碳硅键长为所述模型上表面沿(0001)面向偏4°；所述模型以计算机辅助构建而成，方法步骤简单易行，其制作完全按照实际生产过程中对碳化硅表面的处理方法；本发明的4H‑SiC材料4°偏角三维原子结构模型可应用于碳化硅氧化原理、碳化硅欧姆接触、碳化硅外延等碳化硅材料与其他材料界面研究中，较通常使用的无偏角原子模型更接近于实际应用，研究结果与实际情况更接近，更具有参考价值。
-
公开(公告)号：CN106611696B
公开(公告)日：2019-07-12
申请号：CN201510686428.0
申请日：2015-10-21
IPC分类号： H01L21/02
摘要： 本发明公开了一种碳化硅表面氧化膜的制备方法，所述方法包括如下步骤：1)清洗包括衬底(11)和外延薄膜(12)的碳化硅材料(10)；2)对所述外延薄膜(12)的上表面进行氮等离子体处理；3)高温下氩气预处理步骤2)所得样品(13)；4)氧化步骤3)所得样品(14)，得氧化膜(15)。本发明方法通过于碳化硅氧化膜形成前进行碳化硅表面钝化，提高碳化硅氧化膜质量，降低碳化硅/二氧化硅界面态密度，该方法简单易行，适用于大规模的工业生产。
-
-
-
-
-
-
-
-
-
搜索结果
103 条记录 (耗时 0.069 秒)
